FSP-M MRC Training Issues

オープン
#123 コメント 1 件 リアクション 2 件 担当者 0 名 GitHub で見る

まだ誰も着手していません。

評価

難易度
4/5
見積もり時間
3〜5日
初心者へのやさしさ
25/100
issue の種類
バグ
明瞭さ
説明が足りない
活発さ
停滞
技術スタック
c
領域
embedded-iot

調査の方向性

まず mrc-training-4-channels-enabled.txt と mrc-training-1-channel-enabled.txt を比較し、Read Leveling Training と Install EFI Memory の失敗に注目します。報告された channel、DQ/DQS、UserBD、CCC の設定と併せて SPD.DQ_DQS.txt を確認し、その後 v6304 FSP で再現します。4 つすべての channel で MRC training が完了し、EFI memory のインストールが成功すれば完了です。

索引モデルが issue の本文から書いたものです。

説明

Hello,

We are developing an Intel N100 (Alder Lake N) SoM, and we are using the following LPDDR5x RAM chips: MT62F1G32D2DS-023 WT:B.
We have configured the right SPD table, as suggested by Intel and mapped the correct DQ/DQS values, UserBD and CCC Config for the RAM.
We are currently using the v6304 version of the FSP and we have an issue during MRC Training, where it stops at 'Read Leveling Training' and does not continue forward. This issue happens when all 4 channels of the memory controller are being used. Attached, you will find the logs related to this issue:

mrc-training-4-channels-enabled.txt

If we leave just one channel enabled, we pass the 'Read Leveling Training' and the rest of the enabled training algorithms, but at the end we get an error at the following 'Install EFI Memory' log. We have attached the logs for this behaviour as well:

mrc-training-1-channel-enabled.txt

We also attached the the SPD table and the DQ/DQS values we used:

SPD&DQ_DQS.txt

Could you help us solving this issue?
We thank you in advance.

@LowLJ1999

主要言語
C
スター
366
フォーク
143
PR マージ指標
30日以内にマージされた PR はありません

環境構築

はじめの一歩

  1. issue を最後まで読み、次にプロジェクトのコントリビューションガイドを読みます。
  2. 着手することを issue にコメントします — 二人が同じ作業をするのを防げます。
  3. リポジトリをフォークし、ブランチを切って変更します。
  4. issue 番号を参照したプルリクエストを送ります。

intel/FSP のほかの issue

intel/FSP の issue をすべて見る

似ている issue

C の issue をもっと見る

新しい issue をメールで受け取る

初心者向けの GitHub issue を短くまとめたダイジェスト。