Missing PCH PCIe power and clock gating options in RPL-S Client FSP

オープン
  • 何か問題がありますか？
#132 コメント 0 件 リアクション 0 件 担当者 0 名 GitHub で見る

まだ誰も着手していません。

評価

難易度
4/5
見積もり時間
3〜5日
初心者へのやさしさ
42/100
issue の種類
機能追加
明瞭さ
明確に書かれている
活発さ
活発
技術スタック
c
領域
embedded-iot

調査の方向性

Start by comparing the RPL-S Client FSP configuration with the ADL-N IoT MR6 change referenced in the issue (commit 0a9eafc9737b1bca5224b4f5ff48b004b6f0d8f1). Check how the requested options are exposed and when the relevant registers are locked. Done means the RPL-S Client FSP exposes both options so board designs can disable PCIe power and clock gating.

索引モデルが issue の本文から書いたものです。

説明

Certain board designs don't route CLKREQ# from the PCIe slots to the PCH, and many add-in cards (for example datacenter GPUs) don't drive CLKREQ# at all. Such ports have to run with free-running reference clocks and no CLKREQ#. In that case PchPcieClockGating and PchPciePowerGating must be disabled, to avoid the issue described in https://review.coreboot.org/c/coreboot/+/76687.

The RPL-S Client FSP (RaptorLakeFspBinPkg/Client/RaptorLakeS, 12.0.200.80 / C.0.C8.50, the latest release) doesn't expose these options. It always enables PCH PCIe PHY power gating and clock gating, then locks the registers before FspSiliconInit returns. FspMultiPhaseSiInit reports zero phases on this platform, so there's no window for the bootloader to change them.

Could Intel please add PchPciePowerGating and PchPcieClockGating to the RPL-S Client FSP, as was done for ADL-N IoT in MR6 (#112, commit 0a9eafc9737b1bca5224b4f5ff48b004b6f0d8f1)?

Thanks

主要言語
C
スター
366
フォーク
143
30日以内にマージされた PR はありません

環境構築

はじめの一歩

  1. issue を最後まで読み、次にプロジェクトのコントリビューションガイドを読みます。
  2. 着手することを issue にコメントします — 二人が同じ作業をするのを防げます。
  3. リポジトリをフォークし、ブランチを切って変更します。
  4. issue 番号を参照したプルリクエストを送ります。

intel/FSP のほかの issue

intel/FSP の issue をすべて見る

似ている issue

C の issue をもっと見る

新しい issue をメールで受け取る

初心者向けの GitHub issue を短くまとめたダイジェスト。