Balanced gray codes
Nadie ha tomado este issue todavía.
Evaluación
- Dificultad
- 5/5
- Tiempo estimado
- Más de una semana
- Aptitud para principiantes
- 20/100
- Tipo de issue
- Nueva funcionalidad
- Claridad
- Necesita aclaración
- Estado de actividad
- Estancado
- Área
- embedded-iot
Línea de trabajo
Comienza con la entrada enlazada de Wikipedia y los artículos indicados para determinar un algoritmo Gray-code práctico y equilibrado adecuado para SystemVerilog. El payload no nombra ningún archivo fuente, prueba ni punto de entrada de la implementación; para darlo por terminado harían falta un algoritmo acordado y su integración en el repositorio.
Escrito por el modelo de indexación a partir del texto del issue.
Descripción
There are methods to produce balanced gray codes: gray codes where the transitions of each bit are evenly distributed across the mapping.
Wikipedia entry describes it better in more concrete mathematical terms.
One algorithm I thought of:
- Generate a gray code hypercube -- a graph where each vertex is a binary code, and it is connected to all vertices which are 1 bit different (i.e. for bit width of 4, there are 4 adjacent vertices to 0: 1, 2, 4, 8)
- Find hamiltonian cycles in the graph
- Check hamiltonian cycles for balance, pick the first balanced one
I read some papers about it, but I don't have an algorithm that would be simple enough to implement in SystemVerilog.
- Lenguaje dominante
- SystemVerilog
- Estrellas
- 4
- Forks
- 1
- Métricas de merge de PR
- Sin PR fusionados en 30 d
Preparar el entorno
Este proyecto no incluye contenedor de desarrollo, Dockerfile ni guía de contribución, así que la configuración corre por tu cuenta: empieza por su README y consulta nuestra guía para la primera contribución para los pasos generales.
Primeros pasos
- Lee el issue completo y luego la guía de contribución del proyecto.
- Comenta en el issue que vas a ocuparte — evita que dos personas hagan lo mismo.
- Haz un fork del repositorio y trabaja en una rama.
- Abre un pull request que haga referencia al número del issue.
Issues similares
-
[hardware] `fn_pico_blob.h` names the wrong consumer and justifies PC fallbacks nothing usesAbierto
Dificultad 2/5 1-3 horas Aptitud para principiantes 68/100
FujiNetWIFI/fujinet-firmware#2328 ·
Los mantenedores suelen responder en 1 día
-
map-request
Dificultad 2/5 1-3 horas Aptitud para principiantes 72/100
nobrega8/mbmap-library#135 ·
Los mantenedores suelen responder en 1 día
-
bug
Dificultad 2/5 1-3 horas Aptitud para principiantes 75/100
micropython/micropython#19906 ·
Los mantenedores suelen responder en 1 día
-
Serializer.sv Line number 20Abierto
Dificultad 1/5 Menos de una hora Aptitud para principiantes 67/100
-
bug
Dificultad 2/5 1-3 horas Aptitud para principiantes 69/100
Los mantenedores suelen responder en 1 día