SMBIOS Cache Information Hob - Coffeelake

未关闭
#75 0 条评论 0 个 reaction 已指派 0 人 在 GitHub 查看

还没有人认领这个 Issue。

评估

难度
4/5
预计耗时
3-5 天
新手友好度
30/100
Issue 类型
缺陷
描述清晰度
需要澄清
活跃度
停滞
技术栈
c
领域
embedded-iot

调研方向

未指定源文件或测试。首先在 C FSP sources 中跟踪 SMBIOS cache information HOB 及其 GUID declarations,然后检查 L1、L2 和 L3 条目的布局和访问方式。完成的标准是确定获取全部三个缓存级别的受支持方式,并在相关测试(如果存在)中覆盖该行为。

由索引模型根据 Issue 内容生成。

描述

I am using GUID to get SMBIOS cache information hob, but it only returns the L1 cache information. L2 and L3 cache information resides in next addresses after L1 cache information. So I had to manually write their addresses.

Can you define another GUID for L2 and L3? Or can you show me a workaround in case I miss something?
Thanks,

主要语言
C
星标
366
派生
143
PR 合并指标
30 天内没有已合并 PR

环境准备

  • 没有 Dockerfile 或 Docker Compose 文件
  • 没有 Pull Request 模板
  • 阅读贡献指南

从这里开始

  1. 先读完整个 Issue,再读项目的贡献指南。
  2. 在 Issue 下留言说明你要接手 —— 这能避免两个人做同样的事。
  3. Fork 仓库,在一个分支上完成修改。
  4. 提交 Pull Request,并在描述里引用这个 Issue 编号。

intel/FSP 的其他 Issue

查看 intel/FSP 的全部 Issue

相似的 Issue

更多 C Issue

把新 issue 发到你的邮箱

精选适合新手参与的 GitHub issue 摘要。