SMBIOS Cache Information Hob - Coffeelake

Ouverte
#75 0 commentaires 0 réactions 0 personnes assignées Voir sur GitHub

Personne n'a encore pris cette issue.

Évaluation

Difficulté
4/5
Temps estimé
3-5 jours
Accessibilité débutants
30/100
Type d'issue
Bug
Clarté
À clarifier
Activité
À l'abandon
Stack technique
c
Domaine
embedded-iot

Piste de recherche

Aucun fichier source ni test n’est indiqué. Commencez par suivre la SMBIOS cache information HOB et ses GUID declarations dans les C FSP sources, puis examinez la disposition et l’accès aux entrées L1, L2 et L3. Le travail est terminé lorsqu’il a permis d’établir la méthode prise en charge pour récupérer les trois niveaux de cache et de couvrir ce comportement dans les tests pertinents, s’ils existent.

Rédigé par le modèle d'indexation à partir du texte de l'issue.

Description

I am using GUID to get SMBIOS cache information hob, but it only returns the L1 cache information. L2 and L3 cache information resides in next addresses after L1 cache information. So I had to manually write their addresses.

Can you define another GUID for L2 and L3? Or can you show me a workaround in case I miss something?
Thanks,

Langage dominant
C
Étoiles
366
Forks
143
Métriques de merge des PR
Aucune PR mergée en 30 j

Préparer son environnement

Par où commencer

  1. Lisez l'issue en entier, puis le guide de contribution du projet.
  2. Signalez en commentaire que vous la prenez — cela évite que deux personnes fassent le même travail.
  3. Forkez le dépôt et travaillez sur une branche.
  4. Ouvrez une pull request qui référence le numéro de l'issue.

Autres issues de intel/FSP

Toutes les issues de intel/FSP

Issues similaires

Plus d'issues C

Recevez les nouvelles issues par e-mail

Un résumé court des issues GitHub adaptées aux débutants.