Is it possible to model RISC-V or other 5-pipelined processors by EventQueue?

未关闭
  • 哪里不对？
#4 0 条评论 0 个 reaction 已指派 0 人 在 GitHub 查看

还没有人认领这个 Issue。

评估

难度
5/5
预计耗时
一周以上
新手友好度
15/100
Issue 类型
功能
描述清晰度
需要澄清
活跃度
停滞
领域
compilers

调研方向

该 issue 只提到 EventQueue、RISC-V 和五级流水线处理器，没有提供文件、测试或实现入口。首先检查 repository 结构和 EQueue Dialect 的入口，以确定这一建模请求是否在范围内。完成的要求是明确设计和验收标准，或者形成有文档记录的可行性结论。

由索引模型根据 Issue 内容生成。

描述

这个 Issue 没有描述。

主要语言
MLIR
星标
43
派生
8
30 天内没有已合并 PR

环境准备

这个项目没有提供开发容器、Dockerfile 或贡献指南，环境需要你自己搭建：先看它的 README，通用步骤见我们的新手贡献指南。

从这里开始

  1. 先读完整个 Issue，再读项目的贡献指南。
  2. 在 Issue 下留言说明你要接手 —— 这能避免两个人做同样的事。
  3. Fork 仓库，在一个分支上完成修改。
  4. 提交 Pull Request，并在描述里引用这个 Issue 编号。

cucapra/EventQueue 的其他 Issue

查看 cucapra/EventQueue 的全部 Issue

相似的 Issue

更多 Compilers Issue

把新 issue 发到你的邮箱

精选适合新手参与的 GitHub issue 摘要。