ApolloLakeFspBinPkg[MR6] FSP-M PrimaryVideoAdaptor UPD possible values are wrong

オープン
  • 何か問題がありますか？
#57 コメント 0 件 リアクション 0 件 担当者 0 名 GitHub で見る

まだ誰も着手していません。

評価

難易度
2/5
見積もり時間
1〜3時間
初心者へのやさしさ
48/100
issue の種類
ドキュメント
明瞭さ
おおむね明確
活発さ
停滞
技術スタック
c
領域
embedded-iot

調査の方向性

PrimaryVideoAdaptor を含む ApolloLakeFspBinPkg[MR6] の FSP-M UPD ヘッダーを特定し、現在の説明を確認してください。報告された動作に一致するように、ドキュメント化された値を IGD は 0x0、PCI は 0x1 に更新し、周辺の UPD 定義が引き続き一貫していることを確認してください。

索引モデルが issue の本文から書いたものです。

説明

Hi,

Looks like the documented possible values for the FSP-M PrimaryVideoAdaptor UPD are not correct. The UPD headers state the following:
/** Offset 0x004C - Primary Display Select which of IGD/PCI Graphics device should be Primary Display. 0x0:AUTO(Default), 0x2:IGD, 0x3:PCI 0x0:AUTO, 0x2:IGD, 0x3:PCI **/ UINT8 PrimaryVideoAdaptor;

However, testing showed that any non-zero value will result in FSP setting the IVD (IGD VGA Disable) bit in the GGC register (PCI B:D.F 0:0.0 offset 0x50), regardless of whether another video card is present in the system. When PrimaryVideoAdaptor is zero, the IVD bit is cleared as well. Of course, this only happens if the IGD is enabled.

The simplest solution (and what I would prefer) is to simply update the UPD's description to match FSP's behavior, that is: 0x0:IGD, 0x1:PCI.

Thanks in advance,
Angel

主要言語
C
スター
366
フォーク
143
30日以内にマージされた PR はありません

環境構築

はじめの一歩

  1. issue を最後まで読み、次にプロジェクトのコントリビューションガイドを読みます。
  2. 着手することを issue にコメントします — 二人が同じ作業をするのを防げます。
  3. リポジトリをフォークし、ブランチを切って変更します。
  4. issue 番号を参照したプルリクエストを送ります。

intel/FSP のほかの issue

intel/FSP の issue をすべて見る

似ている issue

C の issue をもっと見る

新しい issue をメールで受け取る

初心者向けの GitHub issue を短くまとめたダイジェスト。