Hacktoberfest 2026: los issues que los mantenedores marcaron para octubre, abiertos y aptos para principiantes. Explorar issues de Hacktoberfest

Circuit IR Compilers and Tools

¿Es llvm/circt apto para principiantes?

En los últimos 30 días, llvm/circt fusionó 86 de 124 pull requests de colaboradores externos, y sus mantenedores suelen responder en 1 día. Ahora mismo hay 3 issues aptos para principiantes abiertos.

Estrellas
2.3k
Forks
540
Issues abiertos para principiantes
3
Issues indexados
890
Merge medio
2 d 1 h
PR fusionados (30 d)
94
Lenguaje dominante
C++
Licencia
Sin datos de licencia
Último push a GitHub
14/10/2026
Última indexación
19/9/2026
Guía de contribución
Sin guía de contribución
Código de conducta
Sin código de conducta
Etiquetas para principiantes
good first issue help wanted

Cómo contribuir a llvm/circt

  1. No hay guía de contribución, así que empieza por el README y por algunos pull requests fusionados hace poco para ver cómo se proponen los cambios.
  2. Elige uno de los 3 issues abiertos aptos para principiantes de abajo y comenta que quieres trabajar en él antes de empezar.

Las issues en las que quizá ya trabaja alguien aparecen al final. Ordenar todo por fecha

  • [HW] Canonicalizing non-signless constants in struct fails
    Abierto

    Dificultad 3/5 Medio día Aptitud para principiantes 67/100

    llvm/circt#11309 ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL] Remove Grand Central's dependency on SV interface ops
    Abierto
    FIRRTL

    Dificultad 5/5 Más de una semana Aptitud para principiantes 15/100

    llvm/circt#11291 · 2 comentarios ·

    Los mantenedores suelen responder en 1 día

  • Don't allow force out of a contract
    Abierto
    FIRRTL

    Dificultad 4/5 3-5 días Aptitud para principiantes 18/100

    llvm/circt#11264 · 1 reacción ·

    Los mantenedores suelen responder en 1 día

  • Migrate to strict properties in assembly formats
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    llvm/circt#11236 · 2 reacciones ·

    Los mantenedores suelen responder en 1 día

  • [ExportVerilog] Missing whitespace after escaped package identifiers
    Abierto
    ExportVerilog

    Dificultad 3/5 1-2 días Aptitud para principiantes 68/100

    llvm/circt#11208 · 1 comentario ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL] LowerToHW: exceeding IntegerType bitwidth limits causes an assert
    Abierto
    FIRRTL

    Dificultad 4/5 3-5 días Aptitud para principiantes 45/100

    llvm/circt#11195 · 1 comentario ·

    Los mantenedores suelen responder en 1 día

  • [PyCDE] publishing pipeline is flakey
    Abierto
    PyCDE

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    llvm/circt#11160 ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL] LowerSignatures reverses strictconnect direction for output fields in analog-containing bundles
    Abierto

    Dificultad 2/5 1-3 horas Aptitud para principiantes 85/100

    llvm/circt#11151 ·

    Los mantenedores suelen responder en 1 día

  • [circt-synth] Use circt-synth in OpenROAD-flow-scripts
    Abierto
    Synth

    Dificultad 5/5 Más de una semana Aptitud para principiantes 25/100

    llvm/circt#11143 · 4 reacciones ·

    Los mantenedores suelen responder en 1 día

  • [Moore] Some packed aggregate references fail to lower
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 38/100

    llvm/circt#11141 ·

    Los mantenedores suelen responder en 1 día

  • [SV][ExportVerilog] Determine `sv.package` ordering via dependence analysis
    Abierto
    ExportVerilog SV

    Dificultad 4/5 3-5 días Aptitud para principiantes 45/100

    llvm/circt#11139 ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL] User assertions reading ports produce SV reading values from equivalent wire not port; no mechanism to express intent
    Abierto
    FIRRTL

    Dificultad 5/5 Más de una semana Aptitud para principiantes 30/100

    llvm/circt#11114 ·

    Los mantenedores suelen responder en 1 día

  • [CalyxToHW] Fails to lower 1D calyx.seq_mem to HW: "couldn't convert to core primitive" / "incorrect number of address ports"
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 48/100

    llvm/circt#11111 · 2 comentarios ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL] CheckCombLoops crashes on a forceable register reference cast to a layer-colored RWProbe
    Quizá libre de nuevo Un pull request para esta issue se cerró sin fusionarse. Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 74/100

    llvm/circt#11085 ·

    Los mantenedores suelen responder en 1 día

  • [SV] Rename "sym_name" in GenerateOp to something different
    Abierto

    Dificultad 2/5 1-3 horas Aptitud para principiantes 68/100

    llvm/circt#11079 ·

    Los mantenedores suelen responder en 1 día

  • [ImportVerilog] Don't convert lvalues
    Abierto
    ImportVerilog

    Dificultad 4/5 3-5 días Aptitud para principiantes 55/100

    llvm/circt#11026 ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL] Connects accepted due to `emitConnect`, but illegal in MLIR
    Abierto
    bug FIRRTL

    Dificultad 5/5 Más de una semana Aptitud para principiantes 35/100

    llvm/circt#10989 · 2 comentarios · 4 reacciones ·

    Los mantenedores suelen responder en 1 día

  • [HWToLLVM] [LLHD] [Arc] Empty coroutine lowering
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 48/100

    llvm/circt#10982 · 1 comentario ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL] Lower Classes Assertion Firing
    Abierto
    bug FIRRTL

    Dificultad 3/5 1-2 días Aptitud para principiantes 55/100

    llvm/circt#10959 ·

    Los mantenedores suelen responder en 1 día

  • [Arcilator] Define the long-term strategy for FIRRTL probes and sv.xmr.ref
    Abierto
    Arc Simulator

    Dificultad 5/5 Más de una semana Aptitud para principiantes 25/100

    llvm/circt#10946 · 2 comentarios ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL][circt-reduce] Improve Instance Externalizer for Domains
    Abierto
    FIRRTL Reducer

    Dificultad 4/5 3-5 días Aptitud para principiantes 45/100

    llvm/circt#10925 ·

    Los mantenedores suelen responder en 1 día

  • [crict-verilog][Mem2Reg] Lowering for `llhd.combinational` with peculiar CFG
    Abierto
    LLHD

    Dificultad 4/5 3-5 días Aptitud para principiantes 45/100

    llvm/circt#10912 · 7 comentarios ·

    Los mantenedores suelen responder en 1 día

  • [circt-bmc][LTLToCore] verif.assert on !ltl.property fails to legalize
    Quizá libre de nuevo Un pull request para esta issue se cerró sin fusionarse. Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 48/100

    llvm/circt#10907 ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL] InferDomain could create ill-formed IR for instance choice
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 38/100

    llvm/circt#10903 · 1 comentario ·

    Los mantenedores suelen responder en 1 día

  • [DapathToComb] Assertion failure in singed booth lowering.
    Quizá libre de nuevo Un pull request para esta issue se cerró sin fusionarse. Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 76/100

    llvm/circt#10875 · 3 comentarios ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL] Improve Domain Errors v2
    Abierto
    FIRRTL

    Dificultad 5/5 Más de una semana Aptitud para principiantes 25/100

    llvm/circt#10869 ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL][Inliner] Hierpath's used by non-NLA's are not handled well
    Abierto
    bug FIRRTL

    Dificultad 5/5 Más de una semana Aptitud para principiantes 35/100

    llvm/circt#10798 · 3 comentarios ·

    Los mantenedores suelen responder en 1 día

  • [circt-verilog][arcilator] End-to-end simulation mismatch on mixed clock/data signals
    Abierto
    Arc ImportVerilog

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    llvm/circt#10797 ·

    Los mantenedores suelen responder en 1 día

  • [circt-bmc] `verif.assume` constraints on past timesteps are dropped by per-cycle pop
    Quizá libre de nuevo @TaoBi22 la tomó hace 106 días y no hay ningún pull request abierto. Abierto
    bug verif

    llvm/circt#10770 · 2 comentarios · 1 asignado ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL] Support Aliasing in InferDomains
    Abierto
    enhancement FIRRTL

    Dificultad 5/5 Más de una semana Aptitud para principiantes 35/100

    llvm/circt#10755 ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL][EliminateWires] rwprobe op is not dominated by target
    Abierto
    bug FIRRTL

    Dificultad 4/5 3-5 días Aptitud para principiantes 45/100

    llvm/circt#10751 ·

    Los mantenedores suelen responder en 1 día

  • [Synth] Use LinearTimingArcAttr sensitivity in TechMappper
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 48/100

    llvm/circt#10732 ·

    Los mantenedores suelen responder en 1 día

  • [ImportVerilog] DefParam type mismatch after Slang bump
    Quizá libre de nuevo @rhanqtl la tomó hace 75 días y no hay ningún pull request abierto. Abierto
    ImportVerilog

    llvm/circt#10668 · 1 comentario · 1 asignado ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL] Question about different Annotation handling between SFC and firtool at Inline phase
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    llvm/circt#10494 · 3 comentarios ·

    Los mantenedores suelen responder en 1 día

  • [SimToSV][HWToSV] Print-like SV operations are not guarded from synthesis
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 55/100

    llvm/circt#10489 · 5 comentarios ·

    Los mantenedores suelen responder en 1 día

  • [Synth] Add an operation for declarative Cut rewrite pattern
    Abierto

    Dificultad 5/5 Más de una semana Aptitud para principiantes 35/100

    llvm/circt#10485 · 1 reacción ·

    Los mantenedores suelen responder en 1 día

  • Feature request: add UDP support
    Abierto

    Dificultad 5/5 Más de una semana Aptitud para principiantes 42/100

    llvm/circt#10477 ·

    Los mantenedores suelen responder en 1 día

  • [Synth] Enhance 3-input logic operations
    Quizá libre de nuevo @okekayode la tomó hace 166 días y no hay ningún pull request abierto. Abierto

    llvm/circt#10407 · 2 comentarios · 1 asignado ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL][InferResets] Disallow external modules on InstanceChoice?
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 45/100

    llvm/circt#10406 · 1 comentario ·

    Los mantenedores suelen responder en 1 día

  • [Synth] Enhance 3-input logic gate
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 48/100

    llvm/circt#10405 ·

    Los mantenedores suelen responder en 1 día

  • [Syunth] Enhance 3-input logic gate
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 45/100

    llvm/circt#10404 ·

    Los mantenedores suelen responder en 1 día

  • [Synth] Add attribute for linear delay model and pass to approximate them from NLDM attr
    Quizá libre de nuevo @okekayode la tomó hace 169 días y no hay ningún pull request abierto. Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 48/100

    llvm/circt#10382 · 2 comentarios ·

    Los mantenedores suelen responder en 1 día

  • [ExportVerilog] Add option to limit identifier length
    Abierto
    ExportVerilog

    Dificultad 3/5 1-2 días Aptitud para principiantes 55/100

    llvm/circt#10356 · 4 comentarios ·

    Los mantenedores suelen responder en 1 día

  • Feature Request: Native support for negedge clock in FIRRTL
    Abierto

    Dificultad 5/5 Más de una semana Aptitud para principiantes 42/100

    llvm/circt#10329 · 1 comentario ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL] Dead port elimination on non-public module targeted by firrtl.simulation breaks verifier
    Abierto
    FIRRTL

    Dificultad 3/5 1-2 días Aptitud para principiantes 48/100

    llvm/circt#10317 ·

    Los mantenedores suelen responder en 1 día

  • [Synth][circt-synth] Allow transform dialect to specify user defined synthesis pipelines
    Abierto
    enhancement Synth

    Dificultad 5/5 Más de una semana Aptitud para principiantes 35/100

    llvm/circt#10315 · 5 comentarios ·

    Los mantenedores suelen responder en 1 día

  • [AIGERImporter] Add lowering for justice and fairness properties
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 45/100

    llvm/circt#10298 · 4 comentarios ·

    Los mantenedores suelen responder en 1 día

  • [FIRRTL] IMDeadCodeElim intermittent crash
    Quizá libre de nuevo @uenoku la tomó hace 183 días y no hay ningún pull request abierto. Abierto
    bug FIRRTL

    llvm/circt#10274 · 2 comentarios · 1 asignado ·

    Los mantenedores suelen responder en 1 día

  • [ExportVerilog] Add ExportVerilogPipeline (Prettify, HWLegalizeModules, ExportVerilog) etc
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    llvm/circt#10268 · 1 reacción ·

    Los mantenedores suelen responder en 1 día

  • ImportVerilog lowers `ConversionExpression` with the wrong signedness
    Abierto
    bug ImportVerilog

    Dificultad 3/5 1-2 días Aptitud para principiantes 70/100

    llvm/circt#10234 · 4 comentarios ·

    Los mantenedores suelen responder en 1 día

Mostrando los 100 más recientes

Esta página solo lista lo indexado más recientemente. El filtro avanzado tiene el inventario completo, acotado por lenguaje, dificultad y duración.

Abrir el filtro avanzado

Recibe los nuevos issues en tu correo

Un resumen breve de issues de GitHub para principiantes.