Generated .lib for hardened block lists VDD/VSS as signal inputs

Offen
#4,366 1 Kommentar 0 Reaktionen 1 zugewiesene Person Auf GitHub ansehen

Maintainer antworten meist innerhalb von 1 Tag

@dsengupta0628 arbeitet bereits daran.

Seit 18.7.2026.

Bewertung

Dieses Issue wurde noch nicht bewertet.

Beschreibung

sta
Subject

[Stage]: Other. Please describe below.

Describe the bug

In final_report_aes-block_asap7_base_2026-07-16_18-29.tar.gz downloaded from

https://jenkins.openroad.tools/job/OpenROAD-flow-scripts-Public/job/master/1493/artifact/

if I inspect results/asap7/aes-block_aes_rcon/base/aes_rcon_typ.lib, I see VDD/VSS listed as signal inputs

    pin("VDD") {
      direction : input;
      capacitance : 0.0000;
    }
    pin("VSS") {
      direction : input;
      capacitance : 0.0000;
    }
Expected Behavior

VDD/VSS listed as supply pins

Environment
N/A
To Reproduce

See the above CI job

Relevant log output

Screenshots

No response

Additional Context

No response

Vorherrschende Sprache
Verilog
Sterne
782
Forks
552
Ø Merge
1 T. 18 Std.
Gemergte PRs (30 T.)
73

Entwicklungsumgebung

  • Enthält ein Dockerfile oder eine Docker-Compose-Datei
  • Keine Pull-Request-Vorlage
  • Kein Beitragsleitfaden

Erste Schritte

  1. Lesen Sie das ganze Issue und danach den Beitragsleitfaden des Projekts.
  2. Schreiben Sie ins Issue, dass Sie es übernehmen — das erspart doppelte Arbeit.
  3. Forken Sie das Repository und arbeiten Sie in einem Branch.
  4. Öffnen Sie einen Pull Request, der die Issue-Nummer nennt.

Mehr aus The-OpenROAD-Project/OpenROAD-flow-scripts

Alle Issues in The-OpenROAD-Project/OpenROAD-flow-scripts

Neue Issues direkt in Ihr Postfach

Eine kurze Übersicht über anfängerfreundliche GitHub-Issues.