[top,dv] Connect all chip ports or document the tie-offs
维护者通常 2 天内回复
还没有人认领这个 Issue。
评估
- 难度
- 4/5
- 预计耗时
- 3-5 天
- 新手友好度
- 48/100
- Issue 类型
- 文档
- 描述清晰度
- 基本清楚
- 活跃度
- 活跃
- 领域
- embedded-iot
调研方向
Start by reading tb.sv and the top_chip_system port declarations, then review the changes from issue #637. Identify which listed ports need an agent, interface, or model and which are unused on this chip; document the tie-offs for unused ports. Done when every port has one of those connections or a documented tie-off.
由索引模型根据 Issue 内容生成。
描述
TOP_TB_COMPLETED: every top_chip_system port needs an agent, an interface or a model, or a documented tie-off when it is unused on this chip.
Tied off in tb.sv with no issue yet:
- External mailbox AXI port and
mailbox_ext_irq_o rest_of_chipAXI port andethernet_irq_i- New ports from #637
- 主要语言
- SystemVerilog
- 星标
- 45
- 派生
- 22
- 平均合并
- 2 天 4 小时
- 30 天内合并 PR
- 9
环境准备
这个项目没有提供开发容器、Dockerfile 或贡献指南，环境需要你自己搭建：先看它的 README，通用步骤见我们的新手贡献指南。
从这里开始
- 先读完整个 Issue，再读项目的贡献指南。
- 在 Issue 下留言说明你要接手 —— 这能避免两个人做同样的事。
- Fork 仓库，在一个分支上完成修改。
- 提交 Pull Request，并在描述里引用这个 Issue 编号。
lowRISC/mocha 的其他 Issue
-
难度 2/5 1-3 小时 新手友好度 65/100
维护者通常 2 天内回复
-
难度 2/5 1-3 小时 新手友好度 60/100
维护者通常 2 天内回复
-
难度 2/5 1-3 小时 新手友好度 72/100
维护者通常 2 天内回复
-
难度 1/5 1-3 小时 新手友好度 88/100
维护者通常 2 天内回复
-
难度 2/5 1-3 小时 新手友好度 88/100
维护者通常 2 天内回复
相似的 Issue
-
难度 2/5 1-3 小时 新手友好度 78/100
micropython/micropython#19942 ·
维护者通常 1 天内回复
-
难度 2/5 1-3 小时 新手友好度 66/100
-
难度 2/5 1-3 小时 新手友好度 78/100
zephyrproject-rtos/zephyr#125543 ·
维护者通常 2 天内回复
-
type:bug
难度 2/5 1-3 小时 新手友好度 65/100
tensorflow/tflite-micro#3995 ·
维护者通常 1 天内回复
-
Template: Bug
难度 2/5 1-3 小时 新手友好度 83/100
betaflight/betaflight#16014 ·
维护者通常 3 天内回复