Hacktoberfest 2026: những issue maintainer đã đánh dấu cho tháng Mười, đang mở và phù hợp người mới. Xem issue Hacktoberfest

chipsalliance/chisel

Đăng nhập để theo dõi Xem trên GitHub

Chisel: A Modern Hardware Design Language

chipsalliance/chisel có thân thiện với người mới không?

Maintainer của chipsalliance/chisel thường phản hồi pull request trong vòng 1 ngày. Hiện chưa có issue nào phù hợp với người mới đang mở; danh sách bên dưới là các issue khác chúng tôi có của kho này.

Star
4.8k
Fork
659
Issue cho người mới đang mở
0
Issue đã lập chỉ mục
356
Merge trung bình
1 ngày 19 giờ
Pull request đã merge (30 ngày)
13
Ngôn ngữ chính
Scala
Giấy phép
Apache-2.0
Lần push lên GitHub gần nhất
29/9/2026
Lập chỉ mục gần nhất
15/9/2026
Hướng dẫn đóng góp
Quy tắc ứng xử
Label cho người mới
good first issue help wanted

Cách đóng góp cho chipsalliance/chisel

  1. Hãy đọc hướng dẫn đóng góp trước: nó cho biết maintainer muốn thay đổi được đề xuất, kiểm thử và review ra sao.
  2. Hãy đọc quy tắc ứng xử: nó áp dụng cho issue và pull request cũng như trò chuyện.
  3. Đóng góp của bạn sẽ được phát hành theo giấy phép Apache-2.0 của dự án.
  4. Theo dõi kho này để biết khi có issue mới phù hợp với người mới, hoặc xem các issue khác bên dưới.
Phù hợp cho người mới Tất cả
Đang mở Tất cả

Các issue có thể đã có người làm được xếp cuối danh sách. Sắp xếp tất cả theo ngày

  • [Feature Request] Scalatest Cli support for FST waveform
    Đang mở
    • Có gì không ổn?

    Độ khó 2/5 1-3 giờ Mức phù hợp với người mới 72/100

    chipsalliance/chisel#5504 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Using chisel3.*Param/ExtModule emits chisel3.experimental deprecation warnings on Scala 3
    Đang mở
    • Có gì không ổn?

    Độ khó 5/5 Hơn một tuần Mức phù hợp với người mới 35/100

    chipsalliance/chisel#5499 · 1 reaction ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Naming Plugin and Object Pattern
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 54/100

    chipsalliance/chisel#5430 · 2 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • MultiClockSpec chiselTest fails with recent Verilator version
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 68/100

    chipsalliance/chisel#5418 · 3 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • [firrtl] Hardware with nested direction generates failing firrtl with Reg / RegNext
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 50/100

    chipsalliance/chisel#5411 · 4 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Better error message for misuse of Domain association to ports
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 42/100

    chipsalliance/chisel#5407 · 1 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • ModuleChoice does not connect implicit clock/reset to FixedIOModule targets
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 55/100

    chipsalliance/chisel#5383 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • "-disable-all-randomization" can't work when the module with RequireAsyncReset
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 52/100

    chipsalliance/chisel#5357 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • [ChiselSim] Flag `--trace-threads` is deprecated since Verilator v5.048
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 55/100

    chipsalliance/chisel#5335 · 3 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • [doc] Add documentation about layer-under-layer errors and how to mitigate
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 68/100

    chipsalliance/chisel#5244 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • suffix always be "sv"
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 45/100

    chipsalliance/chisel#5231 · 1 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • ChiselSim cannot deal with 0-width signals and `DontCare` values
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 35/100

    chipsalliance/chisel#5230 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Escape FIRRTL Keywords in Emission
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 35/100

    chipsalliance/chisel#5218 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Boring from a Probe with U-turn can cause illegal FIRRTL
    Đang mở
    • Có gì không ổn?
    bug

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 45/100

    chipsalliance/chisel#5130 · 2 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • how to annotations to ltl properties
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 28/100

    chipsalliance/chisel#5118 · 2 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • `chisel3.cover` drops label in FIRRTL emission
    Đang mở
    • Có gì không ổn?
    bug

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 45/100

    chipsalliance/chisel#5114 · 1 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Line up poke() and register output changes in .vcd trace
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 35/100

    chipsalliance/chisel#5107 · 1 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Chisel 8 Tracker
    Có thể làm lại được Đang mở
    • Có gì không ổn?

    chipsalliance/chisel#5100 · 1 reaction · 3 người được giao ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Adding custom information to Chisel for CIRCT Passes
    Đang mở
    • Có gì không ổn?

    Độ khó 5/5 Hơn một tuần Mức phù hợp với người mới 30/100

    chipsalliance/chisel#5078 · 2 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • [chiselsim] `stepUntil`, but asserting if it doesn't happen?
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 45/100

    chipsalliance/chisel#5077 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Naming plugin support for arguments
    Đang mở
    • Có gì không ổn?

    Độ khó 5/5 Hơn một tuần Mức phù hợp với người mới 30/100

    chipsalliance/chisel#5061 · 1 bình luận · 1 reaction ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • [Scala3] SouceLine support for VerificationStatement API
    Có thể làm lại được Đang mở
    • Có gì không ổn?
    Scala 3

    chipsalliance/chisel#5049 · 1 reaction · 1 người được giao ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Double-boring can lead to FIRRTL with sink on the RHS of a propassign
    Đang mở
    • Có gì không ổn?
    bug

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 45/100

    chipsalliance/chisel#5038 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • HierarchicalModuleName does not work with assert
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 48/100

    chipsalliance/chisel#5001 · 2 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • `stop(msg)` does not emit correct verilog
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 35/100

    chipsalliance/chisel#4996 · 1 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Allow zero length VecInit()
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 42/100

    chipsalliance/chisel#4986 · 5 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Chisel asserts should give file and line number to Chisel as well as systemverilog
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 35/100

    chipsalliance/chisel#4984 · 4 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • ImportedDefinitionExtModule does not include secret ports (bores)
    Có thể làm lại được Đang mở
    • Có gì không ổn?

    chipsalliance/chisel#4963 · 1 bình luận · 1 reaction · 1 người được giao ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Running Chisel in GitHub Action causes Firrtl permission error
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 30/100

    chipsalliance/chisel#4959 · 11 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Use firrtl.bitcast operator for DataView/asTypeOf conversions
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 35/100

    chipsalliance/chisel#4958 · 1 reaction ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Confusing bundle connection behavior with SRAM API
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 25/100

    chipsalliance/chisel#4945 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • [chiselsim] Questasim Support
    Đang mở
    • Có gì không ổn?
    feature request

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 35/100

    chipsalliance/chisel#4935 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Proposal: Standardized Property Metadata API for Chisel Based on IP-XACT
    Đang mở
    • Có gì không ổn?

    Độ khó 5/5 Hơn một tuần Mức phù hợp với người mới 20/100

    chipsalliance/chisel#4932 · 1 reaction ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Warning occurs when the decoder fields chiselType is chiselEnum
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 35/100

    chipsalliance/chisel#4930 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • How to parse firrtl file/string to Circuit instance?
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 30/100

    chipsalliance/chisel#4899 · 3 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Inaccrate Infomation in the "Get me Verilog" section of FAQ
    Đang mở
    • Có gì không ổn?

    Độ khó 2/5 1-3 giờ Mức phù hợp với người mới 45/100

    chipsalliance/chisel#4877 · 4 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Warnings occurs when using the VCS backend for simulation in SVSIM
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 45/100

    chipsalliance/chisel#4848 · 2 reaction ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • [svsim][chiselsim] Support Questa
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 35/100

    chipsalliance/chisel#4846 · 1 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • ChiselSim not allowing capturing of stdout/stderr
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 35/100

    chipsalliance/chisel#4819 · 2 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Chisel drops escaped % in printf if it is the last character in the format string and preceded by a space
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 55/100

    chipsalliance/chisel#4818 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Mux Tree Generation
    Đang mở
    • Có gì không ổn?

    Độ khó 5/5 Hơn một tuần Mức phù hợp với người mới 28/100

    chipsalliance/chisel#4809 · 4 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Bug in simulation verification
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 35/100

    chipsalliance/chisel#4791 · 3 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Error When Connecting Analog-Only Bundle to Verilog Blackbox
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 48/100

    chipsalliance/chisel#4775 · 3 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • AddDedupGroupAnnotations creates invalid Annotations w/ Definition argument
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 38/100

    chipsalliance/chisel#4730 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Provide ChiselEnum Value for OneHot encoding
    Đang mở
    • Có gì không ổn?

    Độ khó 5/5 Hơn một tuần Mức phù hợp với người mới 30/100

    chipsalliance/chisel#4729 ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Path of FixedIO's io generated invalid target
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 35/100

    chipsalliance/chisel#4714 · 1 bình luận ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Weird paths/Targets for Module Choices
    Đang mở
    • Có gì không ổn?

    Độ khó 4/5 3-5 ngày Mức phù hợp với người mới 35/100

    chipsalliance/chisel#4713 · 1 reaction ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Combine LTL assert-like intrinsic factories into a single trait
    Có thể làm lại được Đang mở
    • Có gì không ổn?

    chipsalliance/chisel#4711 · 1 người được giao ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Update ScalaDoc of LTL AssertProperty and friends
    Có thể làm lại được Đang mở
    • Có gì không ổn?
    Documentation

    chipsalliance/chisel#4710 · 1 người được giao ·

    Maintainer thường phản hồi trong vòng 1 ngày

  • Enable Developer Certificate of Origin (DCO) for Chisel Repositories
    Đang mở
    • Có gì không ổn?

    Độ khó 3/5 1-2 ngày Mức phù hợp với người mới 25/100

    chipsalliance/chisel#4705 ·

    Maintainer thường phản hồi trong vòng 1 ngày

Đang hiển thị 100 mục mới nhất

Trang này chỉ liệt kê những gì được lập chỉ mục gần đây. Bộ lọc nâng cao có toàn bộ kho, thu hẹp theo ngôn ngữ, độ khó và thời lượng.

Mở bộ lọc nâng cao

Nhận issue mới trong hộp thư của bạn

Bản tóm tắt ngắn những issue GitHub phù hợp với người mới.