Hacktoberfest 2026: los issues que los mantenedores marcaron para octubre, abiertos y aptos para principiantes. Explorar issues de Hacktoberfest

Chisel: A Modern Hardware Design Language

¿Es chipsalliance/chisel apto para principiantes?

Los mantenedores de chipsalliance/chisel suelen responder a un pull request en 1 día. Ahora mismo no hay ningún issue apto para principiantes abierto; la lista de abajo muestra los demás issues que tenemos de este repositorio.

Estrellas
4.8k
Forks
659
Issues abiertos para principiantes
0
Issues indexados
356
Merge medio
1 d 19 h
PR fusionados (30 d)
13
Lenguaje dominante
Scala
Licencia
Apache-2.0
Último push a GitHub
29/9/2026
Última indexación
15/9/2026
Guía de contribución
Guía de contribución
Código de conducta
Código de conducta
Etiquetas para principiantes
good first issue help wanted

Cómo contribuir a chipsalliance/chisel

  1. Lee primero la guía de contribución: explica cómo quieren los mantenedores que se propongan, prueben y revisen los cambios.
  2. Lee su código de conducta: se aplica a los issues y pull requests igual que al chat.
  3. Tus contribuciones se publicarán bajo la licencia Apache-2.0 del proyecto.
  4. Sigue el repositorio para enterarte cuando se abra un nuevo issue apto para principiantes, o revisa los demás issues de abajo.

Las issues en las que quizá ya trabaja alguien aparecen al final. Ordenar todo por fecha

  • [Feature Request] Scalatest Cli support for FST waveform
    Abierto

    Dificultad 2/5 1-3 horas Aptitud para principiantes 72/100

    chipsalliance/chisel#5504 ·

    Los mantenedores suelen responder en 1 día

  • Using chisel3.*Param/ExtModule emits chisel3.experimental deprecation warnings on Scala 3
    Abierto

    Dificultad 5/5 Más de una semana Aptitud para principiantes 35/100

    chipsalliance/chisel#5499 · 1 reacción ·

    Los mantenedores suelen responder en 1 día

  • Naming Plugin and Object Pattern
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 54/100

    chipsalliance/chisel#5430 · 2 comentarios ·

    Los mantenedores suelen responder en 1 día

  • MultiClockSpec chiselTest fails with recent Verilator version
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 68/100

    chipsalliance/chisel#5418 · 3 comentarios ·

    Los mantenedores suelen responder en 1 día

  • [firrtl] Hardware with nested direction generates failing firrtl with Reg / RegNext
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 50/100

    chipsalliance/chisel#5411 · 4 comentarios ·

    Los mantenedores suelen responder en 1 día

  • Better error message for misuse of Domain association to ports
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 42/100

    chipsalliance/chisel#5407 · 1 comentario ·

    Los mantenedores suelen responder en 1 día

  • ModuleChoice does not connect implicit clock/reset to FixedIOModule targets
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 55/100

    chipsalliance/chisel#5383 ·

    Los mantenedores suelen responder en 1 día

  • "-disable-all-randomization" can't work when the module with RequireAsyncReset
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 52/100

    chipsalliance/chisel#5357 ·

    Los mantenedores suelen responder en 1 día

  • [ChiselSim] Flag `--trace-threads` is deprecated since Verilator v5.048
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 55/100

    chipsalliance/chisel#5335 · 3 comentarios ·

    Los mantenedores suelen responder en 1 día

  • [doc] Add documentation about layer-under-layer errors and how to mitigate
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 68/100

    chipsalliance/chisel#5244 ·

    Los mantenedores suelen responder en 1 día

  • suffix always be "sv"
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 45/100

    chipsalliance/chisel#5231 · 1 comentario ·

    Los mantenedores suelen responder en 1 día

  • ChiselSim cannot deal with 0-width signals and `DontCare` values
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    chipsalliance/chisel#5230 ·

    Los mantenedores suelen responder en 1 día

  • Escape FIRRTL Keywords in Emission
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 35/100

    chipsalliance/chisel#5218 ·

    Los mantenedores suelen responder en 1 día

  • Boring from a Probe with U-turn can cause illegal FIRRTL
    Abierto
    bug

    Dificultad 4/5 3-5 días Aptitud para principiantes 45/100

    chipsalliance/chisel#5130 · 2 comentarios ·

    Los mantenedores suelen responder en 1 día

  • how to annotations to ltl properties
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 28/100

    chipsalliance/chisel#5118 · 2 comentarios ·

    Los mantenedores suelen responder en 1 día

  • `chisel3.cover` drops label in FIRRTL emission
    Abierto
    bug

    Dificultad 3/5 1-2 días Aptitud para principiantes 45/100

    chipsalliance/chisel#5114 · 1 comentario ·

    Los mantenedores suelen responder en 1 día

  • Line up poke() and register output changes in .vcd trace
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    chipsalliance/chisel#5107 · 1 comentario ·

    Los mantenedores suelen responder en 1 día

  • Chisel 8 Tracker
    Quizá libre de nuevo @adkian-sifive la tomó hace 118 días y no hay ningún pull request abierto. Abierto

    chipsalliance/chisel#5100 · 1 reacción · 3 asignados ·

    Los mantenedores suelen responder en 1 día

  • Adding custom information to Chisel for CIRCT Passes
    Abierto

    Dificultad 5/5 Más de una semana Aptitud para principiantes 30/100

    chipsalliance/chisel#5078 · 2 comentarios ·

    Los mantenedores suelen responder en 1 día

  • [chiselsim] `stepUntil`, but asserting if it doesn't happen?
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 45/100

    chipsalliance/chisel#5077 ·

    Los mantenedores suelen responder en 1 día

  • Naming plugin support for arguments
    Abierto

    Dificultad 5/5 Más de una semana Aptitud para principiantes 30/100

    chipsalliance/chisel#5061 · 1 comentario · 1 reacción ·

    Los mantenedores suelen responder en 1 día

  • [Scala3] SouceLine support for VerificationStatement API
    Quizá libre de nuevo @adkian-sifive la tomó hace 362 días y no hay ningún pull request abierto. Abierto
    Scala 3

    chipsalliance/chisel#5049 · 1 reacción · 1 asignado ·

    Los mantenedores suelen responder en 1 día

  • Double-boring can lead to FIRRTL with sink on the RHS of a propassign
    Abierto
    bug

    Dificultad 4/5 3-5 días Aptitud para principiantes 45/100

    chipsalliance/chisel#5038 ·

    Los mantenedores suelen responder en 1 día

  • HierarchicalModuleName does not work with assert
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 48/100

    chipsalliance/chisel#5001 · 2 comentarios ·

    Los mantenedores suelen responder en 1 día

  • `stop(msg)` does not emit correct verilog
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 35/100

    chipsalliance/chisel#4996 · 1 comentario ·

    Los mantenedores suelen responder en 1 día

  • Allow zero length VecInit()
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 42/100

    chipsalliance/chisel#4986 · 5 comentarios ·

    Los mantenedores suelen responder en 1 día

  • Chisel asserts should give file and line number to Chisel as well as systemverilog
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    chipsalliance/chisel#4984 · 4 comentarios ·

    Los mantenedores suelen responder en 1 día

  • ImportedDefinitionExtModule does not include secret ports (bores)
    Quizá libre de nuevo @azidar la tomó hace 460 días y no hay ningún pull request abierto. Abierto

    chipsalliance/chisel#4963 · 1 comentario · 1 reacción · 1 asignado ·

    Los mantenedores suelen responder en 1 día

  • Running Chisel in GitHub Action causes Firrtl permission error
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 30/100

    chipsalliance/chisel#4959 · 11 comentarios ·

    Los mantenedores suelen responder en 1 día

  • Use firrtl.bitcast operator for DataView/asTypeOf conversions
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    chipsalliance/chisel#4958 · 1 reacción ·

    Los mantenedores suelen responder en 1 día

  • Confusing bundle connection behavior with SRAM API
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 25/100

    chipsalliance/chisel#4945 ·

    Los mantenedores suelen responder en 1 día

  • [chiselsim] Questasim Support
    Abierto
    feature request

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    chipsalliance/chisel#4935 ·

    Los mantenedores suelen responder en 1 día

  • Proposal: Standardized Property Metadata API for Chisel Based on IP-XACT
    Abierto

    Dificultad 5/5 Más de una semana Aptitud para principiantes 20/100

    chipsalliance/chisel#4932 · 1 reacción ·

    Los mantenedores suelen responder en 1 día

  • Warning occurs when the decoder fields chiselType is chiselEnum
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 35/100

    chipsalliance/chisel#4930 ·

    Los mantenedores suelen responder en 1 día

  • How to parse firrtl file/string to Circuit instance?
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 30/100

    chipsalliance/chisel#4899 · 3 comentarios ·

    Los mantenedores suelen responder en 1 día

  • Inaccrate Infomation in the "Get me Verilog" section of FAQ
    Abierto

    Dificultad 2/5 1-3 horas Aptitud para principiantes 45/100

    chipsalliance/chisel#4877 · 4 comentarios ·

    Los mantenedores suelen responder en 1 día

  • Warnings occurs when using the VCS backend for simulation in SVSIM
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 45/100

    chipsalliance/chisel#4848 · 2 reacciones ·

    Los mantenedores suelen responder en 1 día

  • [svsim][chiselsim] Support Questa
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    chipsalliance/chisel#4846 · 1 comentario ·

    Los mantenedores suelen responder en 1 día

  • ChiselSim not allowing capturing of stdout/stderr
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 35/100

    chipsalliance/chisel#4819 · 2 comentarios ·

    Los mantenedores suelen responder en 1 día

  • Chisel drops escaped % in printf if it is the last character in the format string and preceded by a space
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 55/100

    chipsalliance/chisel#4818 ·

    Los mantenedores suelen responder en 1 día

  • Mux Tree Generation
    Abierto

    Dificultad 5/5 Más de una semana Aptitud para principiantes 28/100

    chipsalliance/chisel#4809 · 4 comentarios ·

    Los mantenedores suelen responder en 1 día

  • Bug in simulation verification
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    chipsalliance/chisel#4791 · 3 comentarios ·

    Los mantenedores suelen responder en 1 día

  • Error When Connecting Analog-Only Bundle to Verilog Blackbox
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 48/100

    chipsalliance/chisel#4775 · 3 comentarios ·

    Los mantenedores suelen responder en 1 día

  • AddDedupGroupAnnotations creates invalid Annotations w/ Definition argument
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 38/100

    chipsalliance/chisel#4730 ·

    Los mantenedores suelen responder en 1 día

  • Provide ChiselEnum Value for OneHot encoding
    Abierto

    Dificultad 5/5 Más de una semana Aptitud para principiantes 30/100

    chipsalliance/chisel#4729 ·

    Los mantenedores suelen responder en 1 día

  • Path of FixedIO's io generated invalid target
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    chipsalliance/chisel#4714 · 1 comentario ·

    Los mantenedores suelen responder en 1 día

  • Weird paths/Targets for Module Choices
    Abierto

    Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

    chipsalliance/chisel#4713 · 1 reacción ·

    Los mantenedores suelen responder en 1 día

  • Combine LTL assert-like intrinsic factories into a single trait
    Quizá libre de nuevo @fabianschuiki la tomó hace 592 días y no hay ningún pull request abierto. Abierto

    chipsalliance/chisel#4711 · 1 asignado ·

    Los mantenedores suelen responder en 1 día

  • Update ScalaDoc of LTL AssertProperty and friends
    Quizá libre de nuevo @fabianschuiki la tomó hace 592 días y no hay ningún pull request abierto. Abierto
    Documentation

    chipsalliance/chisel#4710 · 1 asignado ·

    Los mantenedores suelen responder en 1 día

  • Enable Developer Certificate of Origin (DCO) for Chisel Repositories
    Abierto

    Dificultad 3/5 1-2 días Aptitud para principiantes 25/100

    chipsalliance/chisel#4705 ·

    Los mantenedores suelen responder en 1 día

Mostrando los 100 más recientes

Esta página solo lista lo indexado más recientemente. El filtro avanzado tiene el inventario completo, acotado por lenguaje, dificultad y duración.

Abrir el filtro avanzado

Recibe los nuevos issues en tu correo

Un resumen breve de issues de GitHub para principiantes.