Hacktoberfest 2026：メンテナが10月に向けて印を付けた、オープンで初心者向けの issue。 Hacktoberfest の issue を見る

[Encoding table]: handling of 32/64-bit support

オープン
  • 何か問題がありますか？
#95 コメント 0 件 リアクション 0 件 担当者 0 名 GitHub で見る

まだ誰も着手していません。

評価

難易度
4/5
見積もり時間
1〜2日
初心者へのやさしさ
28/100
issue の種類
バグ
明瞭さ
おおむね明確
活発さ
活発
領域
documentation

調査の方向性

The issue compares the encoding rows for PCMPESTRI, PCMPESTRM and PCMPISTRI on the site against the Intel SDM, which has two rows per instruction where the site has four. Start by checking how the site records 32-bit and 64-bit validity and the VEX W0, W1 and WIG forms for these three instructions. Done when the site's rows agree with the SDM and the four SSE values are explained; the maintainers should confirm the intended representation.

索引モデルが issue の本文から書いたものです。

説明

The documentation for PCMPESTRI, PCMPESTRM, and PCMPISTRI seem kind of anomalous:

• The webpage has four rows for each instruction, while the SDM has two. (For the VEX forms, there are separate rows for W0, W1, and WIG.)
• The WIG forms as valid in 32-bit modes but N.E. for 64-bit mode; for the W0 and W1 forms, we show the opposite.
• For the SSE forms (no VEX), we show four values (V/N.E. N.E/V). I wasn’t sure how to parse that.

In contrast, the web page for of PCMPISTRM aligns with the SDM with only two rows and “V/V” for each.

主要言語
HTML
スター
50
フォーク
4
30日以内にマージされた PR はありません

環境構築

はじめの一歩

  1. issue を最後まで読み、次にプロジェクトのコントリビューションガイドを読みます。
  2. 着手することを issue にコメントします — 二人が同じ作業をするのを防げます。
  3. リポジトリをフォークし、ブランチを切って変更します。
  4. issue 番号を参照したプルリクエストを送ります。

intel/SDM のほかの issue

intel/SDM の issue をすべて見る

似ている issue

Documentation の issue をもっと見る

新しい issue をメールで受け取る

初心者向けの GitHub issue を短くまとめたダイジェスト。