Hacktoberfest 2026:メンテナが10月に向けて印を付けた、オープンで初心者向けの issue。 Hacktoberfest の issue を見る

[Bug] Riviera-PRO component binding not working between libraries

オープン
#1,073 コメント 33 件 リアクション 0 件 担当者 0 名 GitHub で見る

メンテナーはふだん 1 日以内に返信

まだ誰も着手していません。

  • #1087 @SzymonHitachi による — マージされずにクローズ

評価

難易度
4/5
見積もり時間
3〜5日
初心者へのやさしさ
30/100
issue の種類
バグ
明瞭さ
おおむね明確
活発さ
停滞
領域
tooling

調査の方向性

Start with vunit/sim_if/rivierapro.py, especially _create_load_function, and compare how ModelSim adds library load flags. Reproduce the unbound component warning with the Riviera-PRO setup described in the issue, then check how any change affects elaboration time and binding order as the number of TCL IPs grows. Done means components bind correctly without the reported startup slowdown and compilation order warnings.

索引モデルが issue の本文から書いたものです。

説明

Using tsfpga assume that I have 1 VHDL file myfile.vhd and 1 IP TCL file with mycomponent.

  • During simulation IP file is being compiled in a separate project and by default it ends in xil_defaultlib library
  • VHDL file has a component instantiation of that IP

During the simulation now, In Riviera-PRO, simulator does not bind the generated IP properly to the component:

# ELBREAD: Warning: ELBREAD_0037 myfile.vhd (505): Instance "/mycomponent_inst" of component "mycomponent" not bound.

Solution discussion:
This seems to be easily fixed by updating vunit/sim_if/rivierapro.py -> _create_load_function by adding:

        for library in self._libraries:
            vsim_flags += ["-L", library.name]

which is added in modelsim also.

This however results in significant increase of simulation time (increasing with the amount of tcl IPs) on start of elaboration with warnings for each of the IPs:

# ELBREAD: Warning: Entity "xil_defaultlib.mycomponent" has been compiled after architecture "work.myfile(rtl)" that instantiates and binds this entity at simulation initialization. Recompile the source files in the correct order to perform the binding operation during compilation and simultaneously reduce the time required to initialize the simulation.

Note: Same warning does not show up for modelsim.

What would be the actual good way of solving this issue?

主要言語
VHDL
スター
850
フォーク
305
平均マージ
2日 10時間
マージ済み PR(30日)
7

環境構築

はじめの一歩

  1. issue を最後まで読み、次にプロジェクトのコントリビューションガイドを読みます。
  2. 着手することを issue にコメントします — 二人が同じ作業をするのを防げます。
  3. リポジトリをフォークし、ブランチを切って変更します。
  4. issue 番号を参照したプルリクエストを送ります。

VUnit/vunit のほかの issue

VUnit/vunit の issue をすべて見る

似ている issue

DevTools の issue をもっと見る

新しい issue をメールで受け取る

初心者向けの GitHub issue を短くまとめたダイジェスト。