Hacktoberfest 2026:メンテナが10月に向けて印を付けた、オープンで初心者向けの issue。 Hacktoberfest の issue を見る

Runtime data input from Python to VHDL

オープン
#1,050 コメント 1 件 リアクション 0 件 担当者 0 名 GitHub で見る

メンテナーはふだん 1 日以内に返信

まだ誰も着手していません。

評価

難易度
4/5
見積もり時間
3〜5日
初心者へのやさしさ
25/100
issue の種類
機能追加
明瞭さ
おおむね明確
活発さ
停滞
技術スタック
python
領域
testing-qa

調査の方向性

Start by reading the user guide sections on Python test cases and VHDL signal access, then check issue #603, which may cover the same question. Determine whether a test can change VHDL inputs during one runtime test case and whether Python-to-VHDL message passing is supported; document the answer and any relevant user guide references.

索引モデルが issue の本文から書いたものです。

説明

I am trying to understand if there is a way to write data to VHDL signals from Python in runtime. This could also be possible if message passing can be done between Python and VHDL, about which I could not find references in the user guide. There could also be a simpler way that I might be missing.

In other words, I am not looking for creating multiple test cases, but to manipulate inputs to a VHDL module in runtime within a single test case.

I would really appreciate some clarification on this topic.

Not sure if #603 talks about the exact same thing.

主要言語
VHDL
スター
850
フォーク
305
平均マージ
2日 10時間
マージ済み PR(30日)
7

環境構築

はじめの一歩

  1. issue を最後まで読み、次にプロジェクトのコントリビューションガイドを読みます。
  2. 着手することを issue にコメントします — 二人が同じ作業をするのを防げます。
  3. リポジトリをフォークし、ブランチを切って変更します。
  4. issue 番号を参照したプルリクエストを送ります。

VUnit/vunit のほかの issue

VUnit/vunit の issue をすべて見る

似ている issue

Testing & QA の issue をもっと見る

新しい issue をメールで受け取る

初心者向けの GitHub issue を短くまとめたダイジェスト。