Would like top-level decode packages from top-level RDLs
Nessuno ha ancora preso questa issue.
Valutazione
- Difficoltà
- 4/5
- Tempo stimato
- 3-5 giorni
- Idoneità per principianti
- 35/100
- Tipo di issue
- Funzionalità
- Chiarezza
- Abbastanza chiara
- Stato di attività
- Ferma
- Ambito
- embedded-iot
Direzione di ricerca
Inizia tracciando il flusso VHDL che attualmente richiede costanti config_array e segnali responder scritti manualmente, insieme alla mappa .rdl di primo livello mostrata nell’issue. Il lavoro è completato quando un package generato espone le informazioni della memory-map per l’inclusione diretta e riflette le periferiche aggiunte di recente tramite la mappa di primo livello.
Scritto dal modello di indicizzazione a partire dal testo della issue.
Descrizione
We'll often have top level .rdl files that provide the FPGA memory map ala:
addrmap top_level_map {
default regwidth = 32;
// Instantiate 2 to test nesting
gfruit_base_regs base @ 0x0;
nor_flash_regs spi_nor @ 0x0100;
espi_regs espi @ 0x0200;
gfruit_sgpio sgpio @ 0x0300;
};
For the VHDL flow, the user needs to manually generate some config constants and signals like:
constant config_array : axil_responder_cfg_array_t :=
(0 => (base_addr => x"00000000", addr_span_bits => 8),
1 => (base_addr => x"00000100", addr_span_bits => 8),
2 => (base_addr => x"00000200", addr_span_bits => 8),
3 => (base_addr => x"00000300", addr_span_bits => 8)
);
signal responders : axil8x32_pkg.axil_array_t(config_array'range);
It would be nice to auto-generate a package that includes this kind of information and can just be pulled in. This would also have the benefit of needing to update the top-level map when implementing new peripherals.
- Lingua principale
- VHDL
- Stelle
- 24
- Fork
- 2
- Merge medio
- 49m
- PR unite (30g)
- 5
Preparare l'ambiente
- Nessun Dockerfile né file Docker Compose
- Nessun modello di pull request
- Leggi la guida per i contributori
Come iniziare
- Leggi tutta la issue e poi la guida ai contributi del progetto.
- Commenta sulla issue per dire che te ne occupi tu — evita che due persone facciano lo stesso lavoro.
- Fai un fork del repository e lavora su un branch.
- Apri una pull request che faccia riferimento al numero della issue.
Altre issue di oxidecomputer/quartz
-
Difficoltà 5/5 Più di una settimana Idoneità per principianti 25/100
oxidecomputer/quartz#535 ·
-
Difficoltà 3/5 1-2 giorni Idoneità per principianti 45/100
oxidecomputer/quartz#534 ·
-
VHDL ignition controllerAperta
Difficoltà 5/5 Più di una settimana Idoneità per principianti 20/100
oxidecomputer/quartz#533 ·
-
FPGA-FPGA linkForse di nuovo libera @nathanaelhuffman l’ha presa 32 giorni fa e non c’è nessuna pull request aperta. Aperta
oxidecomputer/quartz#532 · 1 assegnatario ·
-
QSFP module controlAperta
Difficoltà 5/5 Più di una settimana Idoneità per principianti 20/100
oxidecomputer/quartz#531 ·
Tutte le issue di oxidecomputer/quartz
Issue simili
-
Difficoltà 2/5 1-3 ore Idoneità per principianti 75/100
I maintainer di solito rispondono entro 2 giorni
-
[BUG] lock-app: endpoint 0 has the OTA Requestor cluster without the OTA Requestor device typeApertabug needs triage
Difficoltà 2/5 1-3 ore Idoneità per principianti 78/100
project-chip/connectedhomeip#74842 ·
I maintainer di solito rispondono entro 1 giorno
-
Difficoltà 1/5 Meno di un'ora Idoneità per principianti 88/100
I maintainer di solito rispondono entro 1 giorno
-
severity: low
Difficoltà 2/5 1-3 ore Idoneità per principianti 82/100
luainkernel/lunatik#1964 ·
I maintainer di solito rispondono entro 1 giorno
-
Difficoltà 2/5 1-3 ore Idoneità per principianti 78/100
FujiNetWIFI/fujinet-firmware#2079 ·
I maintainer di solito rispondono entro 1 giorno