Would like top-level decode packages from top-level RDLs
Nadie ha tomado este issue todavía.
Evaluación
- Dificultad
- 4/5
- Tiempo estimado
- 3-5 días
- Aptitud para principiantes
- 35/100
- Tipo de issue
- Nueva funcionalidad
- Claridad
- Bastante claro
- Estado de actividad
- Estancado
- Área
- embedded-iot
Línea de trabajo
Comienza siguiendo el flujo de VHDL que actualmente requiere constantes config_array y señales responder escritas manualmente, junto con el mapa .rdl de nivel superior mostrado en el issue. Se considera completado cuando un paquete generado expone la información del mapa de memoria para su inclusión directa y refleja los periféricos añadidos recientemente mediante el mapa de nivel superior.
Escrito por el modelo de indexación a partir del texto del issue.
Descripción
We'll often have top level .rdl files that provide the FPGA memory map ala:
addrmap top_level_map {
default regwidth = 32;
// Instantiate 2 to test nesting
gfruit_base_regs base @ 0x0;
nor_flash_regs spi_nor @ 0x0100;
espi_regs espi @ 0x0200;
gfruit_sgpio sgpio @ 0x0300;
};
For the VHDL flow, the user needs to manually generate some config constants and signals like:
constant config_array : axil_responder_cfg_array_t :=
(0 => (base_addr => x"00000000", addr_span_bits => 8),
1 => (base_addr => x"00000100", addr_span_bits => 8),
2 => (base_addr => x"00000200", addr_span_bits => 8),
3 => (base_addr => x"00000300", addr_span_bits => 8)
);
signal responders : axil8x32_pkg.axil_array_t(config_array'range);
It would be nice to auto-generate a package that includes this kind of information and can just be pulled in. This would also have the benefit of needing to update the top-level map when implementing new peripherals.
- Lenguaje dominante
- VHDL
- Estrellas
- 24
- Forks
- 2
- Merge medio
- 49 min
- PR fusionados (30 d)
- 5
Preparar el entorno
- Sin Dockerfile ni archivo de Docker Compose
- Sin plantilla de pull request
- Leer la guía de contribución
Primeros pasos
- Lee el issue completo y luego la guía de contribución del proyecto.
- Comenta en el issue que vas a ocuparte — evita que dos personas hagan lo mismo.
- Haz un fork del repositorio y trabaja en una rama.
- Abre un pull request que haga referencia al número del issue.
Más de oxidecomputer/quartz
-
Dificultad 5/5 Más de una semana Aptitud para principiantes 25/100
oxidecomputer/quartz#535 ·
-
Dificultad 3/5 1-2 días Aptitud para principiantes 45/100
oxidecomputer/quartz#534 ·
-
VHDL ignition controllerAbierto
Dificultad 5/5 Más de una semana Aptitud para principiantes 20/100
oxidecomputer/quartz#533 ·
-
FPGA-FPGA linkQuizá libre de nuevo @nathanaelhuffman la tomó hace 33 días y no hay ningún pull request abierto. Abierto
oxidecomputer/quartz#532 · 1 asignado ·
-
QSFP module controlAbierto
Dificultad 5/5 Más de una semana Aptitud para principiantes 20/100
oxidecomputer/quartz#531 ·
Todos los issues de oxidecomputer/quartz
Issues similares
-
Clean up E-GMP leftoversAbierto
Dificultad 2/5 1-3 horas Aptitud para principiantes 77/100
OpenCarControls/firmware#34 ·
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 72/100
zephyrproject-rtos/zephyr#122906 ·
Los mantenedores suelen responder en 2 días
-
Add the sync line wiring to the hardware guidePosiblemente ocupada Un pull request vinculado a esta issue está abierto o ya se fusionó. Abiertodocumentation good first issue M7: multi-node no hardware needed
Dificultad 1/5 Menos de una hora Aptitud para principiantes 95/100
GageLawton/noise-cancellation#299 ·
Los mantenedores suelen responder en 1 día
-
area: hardware bug review-finding
Dificultad 2/5 1-3 horas Aptitud para principiantes 85/100
StormShields/Stormshield#12 ·
Los mantenedores suelen responder en 1 día
-
[ ] HW-5.2 Host check.Abierto
Dificultad 1/5 Menos de una hora Aptitud para principiantes 72/100
SEAME-pt/See_Me_Flying#34 ·