sidecar FPGA needs to provide a method of clearing out the TX FIFO registers
@Aaron-Hartwig ya está trabajando en esto.
Desde el 13/1/2026.
Evaluación
Este issue todavía no se ha evaluado.
Descripción
see https://github.com/oxidecomputer/hubris/issues/2326 for description of the fallout here. This register is reported as ReadOnly so we need something here to allow this to be cleared or change the design such that a NACK doesn't strand bytes in an un-clearable FIFO
- Lenguaje dominante
- VHDL
- Estrellas
- 24
- Forks
- 2
- Merge medio
- 41 min
- PR fusionados (30 d)
- 6
Preparar el entorno
- Sin Dockerfile ni archivo de Docker Compose
- Sin plantilla de pull request
- Leer la guía de contribución
Primeros pasos
- Lee el issue completo y luego la guía de contribución del proyecto.
- Comenta en el issue que vas a ocuparte — evita que dos personas hagan lo mismo.
- Haz un fork del repositorio y trabaja en una rama.
- Abre un pull request que haga referencia al número del issue.
Más de oxidecomputer/quartz
-
Dificultad 4/5 3-5 días Aptitud para principiantes 35/100
oxidecomputer/quartz#542 ·
-
Dificultad 5/5 Más de una semana Aptitud para principiantes 25/100
oxidecomputer/quartz#535 ·
-
Dificultad 3/5 1-2 días Aptitud para principiantes 45/100
oxidecomputer/quartz#534 ·
-
VHDL ignition controllerAbierto
Dificultad 5/5 Más de una semana Aptitud para principiantes 20/100
oxidecomputer/quartz#533 ·
-
FPGA-FPGA linkQuizá libre de nuevo @nathanaelhuffman la tomó hace 38 días y no hay ningún pull request abierto. Abierto
oxidecomputer/quartz#532 · 1 asignado ·