ApolloLakeFspBinPkg[MR6] configures PCIe Root Port's DCTL[MPS]

Abierto
#56 0 comentarios 0 reacciones 0 asignados Ver en GitHub

Nadie ha tomado este issue todavía.

Evaluación

Dificultad
4/5
Tiempo estimado
3-5 días
Aptitud para principiantes
25/100
Tipo de issue
Error
Claridad
Necesita aclaración
Estado de actividad
Estancado
Stack tecnológico
c
Área
embedded-iot

Línea de trabajo

Comienza localizando el código de FSP que configura PCIe Root Port DCTL[MPS] e inspecciona cómo se selecciona el Max Payload Size efectivo. Compara ese comportamiento con la responsabilidad del OS-driver indicada en la issue y determina después si completar el trabajo significa eliminar la configuración o añadir una opción para desactivarla; no se especifica ningún archivo ni test concretos.

Escrito por el modelo de indexación a partir del texto del issue.

Descripción

FSP configures the effective Max Payload Size for PCIe Root Ports (and probably other integrated PCIe devices). This seems wrong, because only the OS drivers for PCIe devices know the target of transactions and can decide the maximum payload size on the route.
Please fix that. Or add an option to FSP to disable its OS features. It's obvious that having unnecessary features in FSP only increases the amount of things that can go wrong (cf. #55). Such errors make the use of FSP much more expensive than a custom implementation.

Lenguaje dominante
C
Estrellas
366
Forks
143
Métricas de merge de PR
Sin PR fusionados en 30 d

Preparar el entorno

Primeros pasos

  1. Lee el issue completo y luego la guía de contribución del proyecto.
  2. Comenta en el issue que vas a ocuparte — evita que dos personas hagan lo mismo.
  3. Haz un fork del repositorio y trabaja en una rama.
  4. Abre un pull request que haga referencia al número del issue.

Más de intel/FSP

Todos los issues de intel/FSP

Issues similares

Más issues de C

Recibe los nuevos issues en tu correo

Un resumen breve de issues de GitHub para principiantes.