[v2025.1]Vitis_Platform_Creation/Design_Tutorials/04_Edge_VCK190_DFX/ref_files/step3_validate
Nadie ha tomado este issue todavía.
Evaluación
- Dificultad
- 4/5
- Tiempo estimado
- 3-5 días
- Aptitud para principiantes
- 25/100
- Tipo de issue
- Error
- Claridad
- Necesita aclaración
- Estado de actividad
- Estancado
- Área
- build-system, embedded-iot
Línea de trabajo
Start by reviewing the aie_work/_x/link/vivado/vpl/prj/prj.runs/impl_1/runme.log from step3_validate, then inspect dr_routed_timing.dcp and dr_timing_summary.rpt for the reported path. The issue is resolved when make aie_adder_hw completes without the VPL timing failure.
Escrito por el modelo de indexación a partir del texto del issue.
Descripción
Hello,
I ran step1 and step2 successfully, but when execute "make aie_adder_hw" in step3_validate, I ran into the following error:
===>The following messages were generated while Compiling (bitstream) accelerator binary: adder Log file: /home/my/worktree/Viti-Tutorials-2025.1/Vitis_Platform_Creation/Design_Tutorials/04_Edge_VCK190_DFX/ref_files/step3_validate/aie_work/_x/link/vivado/vpl/prj/prj.runs/impl_1/runme.log :
ERROR: [VPL 101-2] design did not meet timing - Design failed to meet timing.
Failed timing checks (paths):
{versal_dfx_platform_i/IsoReset/U0/ACTIVE_LOW_PR_OUT_DFF[0].FDRE_PER_N/C --> versal_dfx_platform_i/VitisRegion/clk_wizard_0/inst/clock_primitive_inst/MBUFGCE_CE_1_DLY_inst/clr_rise_det_reg/PRE}
Please check the routed checkpoint (dr_routed_timing.dcp) and timing summary report (dr_timing_summary.rpt) for more information.
ERROR: [VPL 101-3] sourcing script /home/my/worktree/Viti-Tutorials-2025.1/Vitis_Platform_Creation/Design_Tutorials/04_Edge_VCK190_DFX/ref_files/step3_validate/aie_work/_x/link/vivado/vpl/scripts/impl_1/_full_write_device_image_pre.tcl failed
Could you please provide some suggestions on how to fix it?
Best Regards
- Lenguaje dominante
- C
- Estrellas
- 1.6k
- Forks
- 626
- Métricas de merge de PR
- Sin PR fusionados en 30 d
Preparar el entorno
Este proyecto no incluye contenedor de desarrollo, Dockerfile ni guía de contribución, así que la configuración corre por tu cuenta: empieza por su README y consulta nuestra guía para la primera contribución para los pasos generales.
Primeros pasos
- Lee el issue completo y luego la guía de contribución del proyecto.
- Comenta en el issue que vas a ocuparte — evita que dos personas hagan lo mismo.
- Haz un fork del repositorio y trabaja en una rama.
- Abre un pull request que haga referencia al número del issue.
Más de Xilinx/Vitis-Tutorials
-
Dificultad 4/5 3-5 días Aptitud para principiantes 35/100
Xilinx/Vitis-Tutorials#514 ·
-
Dificultad 4/5 3-5 días Aptitud para principiantes 35/100
Xilinx/Vitis-Tutorials#513 ·
-
Dificultad 4/5 3-5 días Aptitud para principiantes 48/100
Xilinx/Vitis-Tutorials#512 · 2 comentarios ·
-
Dificultad 4/5 3-5 días Aptitud para principiantes 45/100
Xilinx/Vitis-Tutorials#509 ·
-
hang Watcher in Debug modeAbierto
Dificultad 4/5 3-5 días Aptitud para principiantes 30/100
Xilinx/Vitis-Tutorials#508 ·
Todos los issues de Xilinx/Vitis-Tutorials
Issues similares
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 84/100
Los mantenedores suelen responder en 1 día
-
Failed to resolve logo sourceAbiertobug
Dificultad 2/5 1-3 horas Aptitud para principiantes 68/100
fastfetch-cli/fastfetch#2628 ·
Los mantenedores suelen responder en 1 día
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 78/100
FujiNetWIFI/fujinet-firmware#1736 ·
Los mantenedores suelen responder en 1 día
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 68/100
Los mantenedores suelen responder en 3 días
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 86/100