Hacktoberfest 2026: los issues que los mantenedores marcaron para octubre, abiertos y aptos para principiantes. Explorar issues de Hacktoberfest

ihp-sg13g2: SRAM Verilog wrappers instantiate SRAM_1P_behavioral_bm_bist, which the platform does not ship

Cerrado Apto para principiantes
  • ¿Algo no está bien?
#4,739 0 comentarios 0 reacciones 0 asignados Ver en GitHub

Los mantenedores suelen responder en 1 día

Nadie ha tomado este issue todavía.

Evaluación

Dificultad
2/5
Tiempo estimado
1-3 horas
Aptitud para principiantes
78/100
Tipo de issue
Error
Claridad
Bien especificado
Estado de actividad
Activo
Área
backend

Línea de trabajo

Lee los wrappers RM_IHPSG13_1P_*_bm_bist.v en flow/platforms/ihp-sg13g2/verilog/ y compara sus instanciaciones de SRAM_1P_behavioral_bm_bist con el módulo mencionado en el issue. Añade el archivo del módulo de comportamiento que falta del IHP PDK. La tarea se considera completada cuando los archivos Verilog de la plataforma definan el módulo instanciado para que se puedan elaborar las simulaciones SRAM.

Escrito por el modelo de indexación a partir del texto del issue.

Descripción

Description

flow/platforms/ihp-sg13g2/verilog/RM_IHPSG13_1P_*_bm_bist.v (e.g. RM_IHPSG13_1P_256x48_c2_bm_bist.v, lines 79 and 128 on master) instantiate SRAM_1P_behavioral_bm_bist, but no file in flow/platforms/ihp-sg13g2/ defines that module, so the SRAM macros cannot be simulated from the platform files (RTL or gate-level simulation of any design that uses them fails to elaborate).

The module is defined in the IHP PDK, in ihp-sg13g2/libs.ref/sg13g2_sram/verilog/RM_IHPSG13_1P_core_behavioral_bm_bist.v (IHP-GmbH/IHP-Open-PDK main); only the per-size wrappers were copied into ORFS.

Suggested fix

Add RM_IHPSG13_1P_core_behavioral_bm_bist.v from the PDK to flow/platforms/ihp-sg13g2/verilog/ (and, if the 2P macros are ever added, RM_IHPSG13_2P_core_behavioral_bm_bist_ideal.v).

Seen on ORFS commit c06bf3c and still the case on current master (the verilog/ directory lists only the ten wrappers plus sg13g2_io.v and sg13g2_stdcell.v).

Lenguaje dominante
Verilog
Estrellas
777
Forks
549
Merge medio
2 d 10 h
PR fusionados (30 d)
91

Preparar el entorno

  • Incluye un Dockerfile o un archivo de Docker Compose
  • Sin plantilla de pull request
  • Sin guía de contribución

Primeros pasos

  1. Lee el issue completo y luego la guía de contribución del proyecto.
  2. Comenta en el issue que vas a ocuparte — evita que dos personas hagan lo mismo.
  3. Haz un fork del repositorio y trabaja en una rama.
  4. Abre un pull request que haga referencia al número del issue.

Más de The-OpenROAD-Project/OpenROAD-flow-scripts

Todos los issues de The-OpenROAD-Project/OpenROAD-flow-scripts

Issues similares

Más issues de Backend & API Design

Recibe los nuevos issues en tu correo

Un resumen breve de issues de GitHub para principiantes.