仓库议题

mcquerol/direct-digital-frequency-synthesis-systemverilog

SystemVerilog DDFS project on FPGA. Includes LUT design and sine wave generation.

在 GitHub 查看
星标
 (2 个星标)
派生
 (0 个派生)
已索引议题
 (1 个已索引议题)
个开放新手议题
 (1 个开放的新手议题)
最近索引
2026年8月13日
最近 GitHub push
2024年12月18日
许可证
MIT License
贡献指南
没有贡献指南
行为准则
没有行为准则
主要语言
SystemVerilog
PR 合并指标
 (PR 指标待抓取)
新手标签
good first issue

议题

1 个开放索引议题