Xilinx/Embedded-Design-Tutorials

Ver no GitHub

Estrelas: 172
Forks: 70
Issues abertas para iniciantes: 0
Issues indexadas: 10
Merge médio: 9min
PRs com merge (30d): 1

Linguagem predominante: Sem dados de linguagem
Licença: MIT
Último push no GitHub: 15/9/2026
Última indexação: 20/9/2026
Guia de contribuição: Sem guia de contribuição
Código de conduta: Sem código de conduta
Labels para iniciantes: Nenhum label para iniciantes indexado

Para iniciantes Tudo

Abertas Todas

Bad Header in hello_pl.c Aberta

Dificuldade 2/5 1-3 horas Facilidade para iniciantes 45/100

Xilinx/Embedded-Design-Tutorials#71 · Aberta em 11/2/2026
ref_files Example 5: testapp_r5.c contains old DEVICE_ID definitions instead of BASE_ADDR for XPAR_XUARTPS_ Aberta

Dificuldade 1/5 Menos de uma hora Facilidade para iniciantes 48/100

Xilinx/Embedded-Design-Tutorials#69 · Aberta em 27/10/2025
Hello World UART output garbled on Alveo U25 Aberta

Dificuldade 4/5 3-5 dias Facilidade para iniciantes 25/100

Xilinx/Embedded-Design-Tutorials#67 · Aberta em 20/8/2025
timer_psled_r5.c is broken Aberta

Dificuldade 3/5 1-2 dias Facilidade para iniciantes 35/100

Xilinx/Embedded-Design-Tutorials#65 · Aberta em 1/5/2025
cdma_app.c does not work correctly Aberta

bug

Dificuldade 2/5 1-3 horas Facilidade para iniciantes 55/100

Xilinx/Embedded-Design-Tutorials#52 · 3 comentários · Aberta em 9/8/2024
using petalinux 2021.2 vitis 2021.2 image from eMMC (sd0) image.ub read by u-boot takes a long time (~19sec): Trying to load boot images from mmc0 286172648 bytes read in 18889 ms (14.4 MiB/s) how can i significantly increase transfer rate? Aberta

Dificuldade 4/5 3-5 dias Facilidade para iniciantes 28/100

Xilinx/Embedded-Design-Tutorials#47 · Aberta em 30/8/2023
Fix links Aberta

Xilinx/Embedded-Design-Tutorials#42 · 1 comentário · 1 responsável · Aberta em 9/2/2023
Zynq7000-EDT tutorial ref file/example3 directory missing Aberta

Xilinx/Embedded-Design-Tutorials#35 · 1 comentário · 1 responsável · Aberta em 11/1/2023
Wrong link for SmartLynq+ Aberta

Dificuldade 1/5 Menos de uma hora Facilidade para iniciantes 45/100

Xilinx/Embedded-Design-Tutorials#27 · Aberta em 9/5/2022
need to uncheck "Generate SD card image" in "debuggable fsbl" Aberta

Dificuldade 2/5 1-3 horas Facilidade para iniciantes 45/100

Xilinx/Embedded-Design-Tutorials#26 · Aberta em 31/3/2022

Xilinx/Embedded-Design-Tutorials

Receba novas issues na sua caixa de entrada