BRAM synthesis bug?
まだ誰も着手していません。
評価
- 難易度
- 5/5
- 見積もり時間
- 1週間以上
- 初心者へのやさしさ
- 25/100
- issue の種類
- バグ
- 明瞭さ
- 説明が足りない
- 活発さ
- 停滞
調査の方向性
BRAM2Port/mkBRAM2Server と BRAM_DUAL_PORT/mkBRAMCore2 のエントリポイントから始め、128エントリと256エントリのwrite BRAMの合成を比較します。-nolutramプロパティありとなしで差異を再現し、シミュレーション、生成されたVerilog、結果として得られるbitfileを比較します。完了条件は、合成または構成の原因を特定して修正し、大きいサイズでwriteパスが動作することです。
索引モデルが issue の本文から書いたものです。
説明
It was noticed that writes to the QSFP modules stopped working. Simulations looked fine. The limited capacity I had to observe on-chip behavior looked fine (writes to the BRAM appeared to happen, as did reads). However, the data that was always being read out was 0x0. Things looked fine in the BSV and I scoured the generated Verilog and could not find anything anomalous. While trying to figure out what could have changed, I remembered that I bumped up the size of the read/write BRAMs from 128 to 256 so place and route would automatically put them in hard RAM blocks, not lutrams. When I reverted the size of the write BRAM back down to 128 (resulting in it synthesizing to lutram), it worked correctly! When I tested a bitfile with 128 and synthesized with the -nolutram property, it also worked and had synthesized to hard logic. Simulations worked the whole time.
Notably, we haven't found any issues with the read BRAM after the size change. I'm guessing that is due to using the higher level BRAM2Port interface provided by mkBRAM2Server, which introduces FIFOs at the ports of the BRAM, compared to the more bare bones BRAM_DUAL_PORT interface given by mkBRAMCore2.
The generated Verilog for 128 vs 256 looks exactly the same aside from the memsize parameter on the BRAM instantiation changing. I am not going to spend the time chasing this down right now given other priorities (DVT/PVT builds, compliance), so I'm opening this issue as a tracker for later.
- 主要言語
- VHDL
- スター
- 24
- フォーク
- 2
- PR マージ指標
- 30日以内にマージされた PR はありません
環境構築
- Dockerfile・Docker Compose ファイルなし
- プルリクエストのテンプレートなし
- コントリビューションガイドを読む
はじめの一歩
- issue を最後まで読み、次にプロジェクトのコントリビューションガイドを読みます。
- 着手することを issue にコメントします — 二人が同じ作業をするのを防げます。
- リポジトリをフォークし、ブランチを切って変更します。
- issue 番号を参照したプルリクエストを送ります。
oxidecomputer/quartz のほかの issue
-
難易度 5/5 1週間以上 初心者へのやさしさ 25/100
oxidecomputer/quartz#535 ·
-
難易度 3/5 1〜2日 初心者へのやさしさ 45/100
oxidecomputer/quartz#534 ·
-
難易度 5/5 1週間以上 初心者へのやさしさ 20/100
oxidecomputer/quartz#533 ·
-
FPGA-FPGA link対応中かも @nathanaelhuffman が 21 日前に担当しました。 オープン
oxidecomputer/quartz#532 · 担当者 1 名 ·
-
QSFP module controlオープン
難易度 5/5 1週間以上 初心者へのやさしさ 20/100
oxidecomputer/quartz#531 ·
oxidecomputer/quartz の issue をすべて見る
似ている issue
-
難易度 2/5 1〜3時間 初心者へのやさしさ 78/100
aks129/HealthClawGuardrails#917 ·
メンテナーはふだん 1 日以内に返信
-
area/build area/tech debt
難易度 2/5 1〜3時間 初心者へのやさしさ 68/100
メンテナーはふだん 2 日以内に返信
-
Bump .cicd to wamp-cicd 4c2f9ac: `just land` refuses open A18 decisions, `just where` lists themオープン
難易度 1/5 1時間未満 初心者へのやさしさ 82/100
crossbario/cfxdb#139 ·
-
難易度 1/5 1時間未満 初心者へのやさしさ 69/100
SpecterOps/Janus#6 · コメント 1 件 ·
-
C21 publishes `reactivemongo/core/SSL` as Java 23 bytecode — TLS connections fail on any JDK < 23オープン
難易度 2/5 1〜3時間 初心者へのやさしさ 74/100
ReactiveMongo/ReactiveMongo#1520 ·
メンテナーはふだん 1 日以内に返信