Metro: Add the capability for the sequencer FPGA to override the Versal boot mode
まだ誰も着手していません。
評価
- 難易度
- 4/5
- 見積もり時間
- 3〜5日
- 初心者へのやさしさ
- 45/100
- issue の種類
- 機能追加
- 明瞭さ
- おおむね明確
- 活発さ
- 停滞
- 領域
- embedded-iot
調査の方向性
まず、FPGA1 用の Metro sequencer FPGA ロジックと A0HP rails のシーケンシングを見つけ、次に名前の付いた 5 つの MODE および buffer-enable 信号をたどります。実装の詳細については、hardware-metro issue #45 にリンクされたコメントを使用してください。FPGA が A0HP のシーケンシング前に buffers を有効化して MODE[3:0] を設定でき、デフォルトでは buffers が tristate のままであれば完了です。
索引モデルが issue の本文から書いたものです。
説明
In Metro, strapping resistors on the Versal's MODE[3:0] pins configure the boot mode. Metro's strapping resistors are configured to select the QSPI32 (4-byte addressing) boot mode by default, which is required for Flash parts larger than 128Mib.
We also want Metro's sequencer FPGA to be able to override the boot mode strapping resistors in case we want to change the boot mode for bringup or debugging. To enable this, we wired the MODE bits to four sequencer FPGA pins through a pair of two-channel tristate buffers (U156 and U160). The sequencer FPGA also controls the buffers' active-low output enable signals, which is strapped high by default to disable the buffers. In normal operation, the buffer outputs are tristated, and the Versal strapping resistors select the boot mode, but if we want to override the strapping resistors, the sequencer FPGA can enable the buffers and assert a new MODE value before sequencing A0HP rails.
There are five signals involved in setting the boot mode:
FPGA1_TO_VERSAL_MODE_BUFFER_EN_L is the active-low buffer enable signal. A high level on FPGA1_TO_VERSAL_MODE_BUFFER_EN_L tristates the buffer outputs. A low level on FPGA1_TO_VERSAL_MODE_BUFFER_EN_L enables the buffers and allows the sequencer FPGA to set the boot mode.
FPGA1_TO_VERSAL_MODE_BUFFER_EN_Lis wired to FPGA1 ball J16 in bank 15.
FPGA1_TO_VERSAL_MODE_[3:0] are the four MODE bits. They are wired to four pins in FPGA1 Bank 36.
MODE_3is wired to ball B7 in Bank 36MODE_2is wired to ball F6 in Bank 36MODE_1is wired to ball E3 in Bank 36MODE_0is wired to ball D2 in Bank 36
This comment in hardware-metro issue #48 describes the specific hardware implementation.
- 主要言語
- VHDL
- スター
- 24
- フォーク
- 2
- PR マージ指標
- 30日以内にマージされた PR はありません
環境構築
- Dockerfile・Docker Compose ファイルなし
- プルリクエストのテンプレートなし
- コントリビューションガイドを読む
はじめの一歩
- issue を最後まで読み、次にプロジェクトのコントリビューションガイドを読みます。
- 着手することを issue にコメントします — 二人が同じ作業をするのを防げます。
- リポジトリをフォークし、ブランチを切って変更します。
- issue 番号を参照したプルリクエストを送ります。
oxidecomputer/quartz のほかの issue
-
難易度 5/5 1週間以上 初心者へのやさしさ 25/100
oxidecomputer/quartz#535 ·
-
難易度 3/5 1〜2日 初心者へのやさしさ 45/100
oxidecomputer/quartz#534 ·
-
難易度 5/5 1週間以上 初心者へのやさしさ 20/100
oxidecomputer/quartz#533 ·
-
FPGA-FPGA link対応中かも @nathanaelhuffman が 22 日前に担当しました。 オープン
oxidecomputer/quartz#532 · 担当者 1 名 ·
-
QSFP module controlオープン
難易度 5/5 1週間以上 初心者へのやさしさ 20/100
oxidecomputer/quartz#531 ·
oxidecomputer/quartz の issue をすべて見る
似ている issue
-
bug
難易度 1/5 1時間未満 初心者へのやさしさ 78/100
-
[heatpumpir] mitsubishi_msc fan speeds are shifted (Low sends Medium, Medium sends High, High falls back to Auto)対応中かも このイシューにリンクされたプルリクエストがオープン中、またはマージ済みです。 オープン
難易度 2/5 1〜3時間 初心者へのやさしさ 72/100
メンテナーはふだん 1 日以内に返信
-
integration: atag
難易度 2/5 1〜3時間 初心者へのやさしさ 62/100
home-assistant/core#185515 · コメント 1 件 ·
メンテナーはふだん 1 日以内に返信
-
weather.display sends a 32-wide icon the firmware cannot accept; weather icons never draw対応中かも @mikejgray が今日担当しました。 オープン
難易度 2/5 1〜3時間 初心者へのやさしさ 72/100
-
possible bug
難易度 2/5 1〜3時間 初心者へのやさしさ 65/100
zigpy/zha-device-handlers#5425 ·
メンテナーはふだん 5 日以内に返信