Proprietario

vhda

1 repository indicizzato · Vedi su GitHub

verilog_systemverilog.vim
Verilog/SystemVerilog Syntax and Omni-completion

Vim Script · 424 stelle

Adatte ai principianti Tutto

Aperta Tutte

indent lost after endcase of randcase block Aperta

Difficoltà 3/5 1-2 giorni Idoneità per principianti 50/100

vhda/verilog_systemverilog.vim#250 · 1 commento · Aperta il 15/9/2025
vim become very slow when there is a long define Aperta

vhda/verilog_systemverilog.vim#243 · 6 commenti · 1 reazione · 1 assegnatario · Aperta il 3/8/2024
folding error when using extern function/task with argument Aperta

Difficoltà 3/5 1-2 giorni Idoneità per principianti 45/100

vhda/verilog_systemverilog.vim#242 · 1 commento · 1 reazione · Aperta il 12/5/2024
tagbar need add other labels Aperta

vhda/verilog_systemverilog.vim#241 · 2 commenti · 1 assegnatario · Aperta il 11/5/2024
UVM highlight? Aperta

Difficoltà 3/5 1-2 giorni Idoneità per principianti 45/100

vhda/verilog_systemverilog.vim#240 · Aperta il 10/5/2024
Indent conflict between modport and clocking Aperta

Difficoltà 2/5 1-3 ore Idoneità per principianti 45/100

vhda/verilog_systemverilog.vim#238 · Aperta il 26/3/2024
Folding works on some files Aperta

Difficoltà 4/5 3-5 giorni Idoneità per principianti 25/100

vhda/verilog_systemverilog.vim#235 · 3 commenti · Aperta il 22/1/2024
[BUG] macros breaking indentation Aperta

Difficoltà 3/5 1-2 giorni Idoneità per principianti 45/100

vhda/verilog_systemverilog.vim#231 · 18 commenti · Aperta il 30/6/2023
Intendation is slow when inserting a new line into the thousands signal interface Aperta

Difficoltà 3/5 1-2 giorni Idoneità per principianti 35/100

vhda/verilog_systemverilog.vim#229 · 3 commenti · Aperta il 6/3/2023
Undefined variable: g:verilog_syntax Aperta

Difficoltà 3/5 1-2 giorni Idoneità per principianti 35/100

vhda/verilog_systemverilog.vim#228 · 7 commenti · Aperta il 4/3/2023
Typedef classes are not handled by Omnicomplete Aperta

vhda/verilog_systemverilog.vim#225 · 3 commenti · 1 assegnatario · Aperta il 15/2/2023
System Verilog struct and class member auto completion Aperta

Difficoltà 4/5 3-5 giorni Idoneità per principianti 35/100

vhda/verilog_systemverilog.vim#207 · 3 commenti · Aperta il 5/5/2021
Rainbow 'begin/end' Support Aperta

Difficoltà 4/5 3-5 giorni Idoneità per principianti 35/100

vhda/verilog_systemverilog.vim#204 · 8 commenti · Aperta il 28/2/2021
Demo Request Aperta

Difficoltà 5/5 Più di una settimana Idoneità per principianti 20/100

vhda/verilog_systemverilog.vim#199 · 2 commenti · Aperta il 11/6/2020
Highlight issue with systemverilog: if : else if : else/else if Aperta

Difficoltà 3/5 1-2 giorni Idoneità per principianti 32/100

vhda/verilog_systemverilog.vim#196 · Aperta il 8/5/2020
Unhighlighted pin after linebreak (\n) Aperta

Difficoltà 2/5 1-3 ore Idoneità per principianti 35/100

vhda/verilog_systemverilog.vim#191 · 4 commenti · Aperta il 13/3/2020
Include context description in omni completion Aperta

enhancement omni

vhda/verilog_systemverilog.vim#182 · 1 assegnatario · Aperta il 29/3/2019
Optimize syntax according to file extension Aperta

enhancement syntax

vhda/verilog_systemverilog.vim#154 · 1 assegnatario · Aperta il 11/10/2017
Doesn't work for systemverilog struct Aperta

enhancement

vhda/verilog_systemverilog.vim#150 · 9 commenti · 1 assegnatario · Aperta il 5/10/2017
Indent define blocks Aperta

enhancement indent

vhda/verilog_systemverilog.vim#104 · 3 commenti · 1 assegnatario · Aperta il 24/5/2016
Preprocessor statements break indentation. Aperta

bug indent

vhda/verilog_systemverilog.vim#103 · 3 commenti · 1 assegnatario · Aperta il 19/5/2016
Special instance indentation support Aperta

enhancement indent

vhda/verilog_systemverilog.vim#102 · 8 commenti · 1 assegnatario · Aperta il 18/5/2016
Review perfomance impact when reading configuration variables Aperta

vhda/verilog_systemverilog.vim#96 · 1 assegnatario · Aperta il 10/5/2016
Consider supporting Syntastic Aperta

enhancement

vhda/verilog_systemverilog.vim#79 · 1 assegnatario · Aperta il 12/4/2016
Incorrect indentation of multi-line condition. Aperta

bug indent

vhda/verilog_systemverilog.vim#70 · 8 commenti · 1 assegnatario · Aperta il 8/3/2016
Syntax highlight is wrong inside named and nested blocks Aperta

bug syntax

vhda/verilog_systemverilog.vim#63 · 1 commento · 1 assegnatario · Aperta il 24/2/2016
Omni-completion does not work in non-hierarchical references Aperta

bug omni

vhda/verilog_systemverilog.vim#50 · 1 assegnatario · Aperta il 22/1/2016
Improve syntax performance Aperta

enhancement syntax

vhda/verilog_systemverilog.vim#42 · 1 commento · 1 assegnatario · Aperta il 13/11/2015

vhda

Ricevi le nuove issue nella tua casella