[axi_sram] capability tags are dropped on bursts longer than two beats

Aperta
  • Qualcosa non va?
#780 0 commenti 0 reazioni 0 assegnatari Vedi su GitHub

I maintainer di solito rispondono entro 2 giorni

Nessuno ha ancora preso questa issue.

Valutazione

Difficoltà
4/5
Tempo stimato
3-5 giorni
Idoneità per principianti
55/100
Tipo di issue
Bug
Chiarezza
Specificata chiaramente
Stato di attività
Attiva
Ambito
backend

Direzione di ricerca

Read doc/ref/arch.md requirements kn6exz, 8rlwol, and 35vdeg, then inspect is_r_cap_sized and is_w_cap_sized in axi_to_detailed_mem.sv. Run the two provided dvsim reproductions to confirm the read and write failures. Done means longer bursts preserve the expected per-region tags on reads and writes, with the existing specification behavior clarified if needed.

Scritto dal modello di indicizzazione a partire dal testo della issue.

Descrizione

The SRAM only handles capability tags on 2-beat transfers. Bursts that cover several 128-bit regions lose the tags on both reads and writes.

Reads: doc/ref/arch.md's kn6exz requires a burst read to return "the appropriate CHERI tags set for each address" and allows "a mixture of capability and non-capability data" in a burst. A 4-beat read over a tagged region followed by an untagged one should return tags 1, 1, 0, 0. The RTL returns 0, 0, 0, 0, because it only reports a tag on 2-beat reads (is_r_cap_sized in axi_to_detailed_mem.sv).

Writes: 8rlwol and 35vdeg allow a tag to be set by writing a full 128-bit aligned region as part of a single burst. A longer burst that fully writes several regions with the tag bit set should therefore tag each of them. The RTL sets no tags, because it only accepts 2-beat writes as capability writes (is_w_cap_sized).

To reproduce the read case:

dvsim hw/top_chip/dv/axi_sram/block_tb/axi_sram_block_sim_cfg.hjson -i axi_sram_burst_read_mixed_tags

To reproduce the write case:

dvsim hw/top_chip/dv/axi_sram/block_tb/axi_sram_block_sim_cfg.hjson -i axi_sram_burst_write_tags

If the intent is that only 2-beat transfers carry tags, we should update the spec to state this.

Lingua principale
SystemVerilog
Stelle
45
Fork
22
Merge medio
2g 4h
PR unite (30g)
9

Preparare l'ambiente

Questo progetto non fornisce container di sviluppo, Dockerfile né guida per i contributori, quindi l'ambiente è a tuo carico: parti dal suo README e consulta la nostra guida al primo contributo per i passaggi generali.

Come iniziare

  1. Leggi tutta la issue e poi la guida ai contributi del progetto.
  2. Commenta sulla issue per dire che te ne occupi tu — evita che due persone facciano lo stesso lavoro.
  3. Fai un fork del repository e lavora su un branch.
  4. Apri una pull request che faccia riferimento al numero della issue.

Altre issue di lowRISC/mocha

Tutte le issue di lowRISC/mocha

Issue simili

Altre issue su Backend & API Design

Ricevi le nuove issue nella tua casella

Un breve riepilogo di issue GitHub adatte ai principianti.