Hacktoberfest 2026: le issue che i maintainer hanno segnato per ottobre, aperte e adatte ai principianti. Sfoglia le issue Hacktoberfest

[QUESTION] Why do component instantiations create dependencies on entity/module implementations?

Aperta
#1,126 1 commento 0 reazioni 0 assegnatari Vedi su GitHub

I maintainer di solito rispondono entro 1 giorno

Nessuno ha ancora preso questa issue.

Valutazione

Difficoltà
4/5
Tempo stimato
3-5 giorni
Idoneità per principianti
35/100
Tipo di issue
Funzionalità
Chiarezza
Abbastanza chiara
Stato di attività
Ferma
Ambito
build-system

Direzione di ricerca

Start by reading the dependency resolution and file ordering code for VHDL component instantiations; the issue does not name specific files or tests. Reproduce the circular dependency with entities A and B, each instantiating the other as a component, and compare the result with --test-prio=ordered. Done means establishing whether component matching should affect dependency ordering and, if so, defining a change that allows this case to compile.

Scritto dal modello di indicizzazione a partire dal testo della issue.

Descrizione

Enhancement

Hi VUnit team!

I've got a question regarding how VUnit resolves dependencies in the presence of component instantiations in VHDL.

Let's say I have two entities A and B.
A instantiates a component B.
B instantiates a component A.
This circular dependency should not necessarily be problematic if the component declarations are properly defined in packages or in architecture declaration regions. However during compilation, it seems that component instantiations create circular dependencies due to the actual component/entity matching implementation.

From my understanding this implies that VUnit tries to resolve the instantiation by locating a matching entity, which can affect the topological sort of the files. I am curious about the rationale behind this behavior since it prevents me from compiling my source code (in fact I found a way to compile without changing source code with --test-prio=ordered).
If this behavior is something that can or should be adjusted, I would be happy to look into it and possibly contribute a PR.

Thank you!

Lingua principale
VHDL
Stelle
850
Fork
305
Merge medio
2g 10h
PR unite (30g)
7

Preparare l'ambiente

Come iniziare

  1. Leggi tutta la issue e poi la guida ai contributi del progetto.
  2. Commenta sulla issue per dire che te ne occupi tu — evita che due persone facciano lo stesso lavoro.
  3. Fai un fork del repository e lavora su un branch.
  4. Apri una pull request che faccia riferimento al numero della issue.

Altre issue di VUnit/vunit

Tutte le issue di VUnit/vunit

Issue simili

Altre issue su Build System

Ricevi le nuove issue nella tua casella

Un breve riepilogo di issue GitHub adatte ai principianti.