Hacktoberfest 2026 : les issues que les mainteneurs ont marquées pour octobre, ouvertes et accessibles aux débutants. Parcourir les issues Hacktoberfest

VUnit is a unit testing framework for VHDL/SystemVerilog

VUnit/vunit est-il accessible aux débutants ?

Ces 30 derniers jours, VUnit/vunit a fusionné 2 des 10 pull requests de contributeurs externes, et ses mainteneurs répondent en général sous 1 jour. 3 issues accessibles aux débutants sont ouvertes en ce moment.

Étoiles
850
Forks
305
Issues débutants ouvertes
3
Issues indexées
203
Merge moyen
2 j 10 h
PR mergées (30 j)
7
Langage dominant
VHDL
Licence
Aucune donnée de licence
Dernier push GitHub
11/10/2026
Dernière indexation
12/10/2026
Guide de contribution
Guide de contribution
Code de conduite
Aucun code de conduite
Labels débutants
help wanted good first issue

Comment contribuer à VUnit/vunit

  1. Lisez d'abord le guide de contribution : il explique comment les mainteneurs veulent que les changements soient proposés, testés et relus.
  2. Choisissez l'une des 3 issues ouvertes accessibles aux débutants ci-dessous et indiquez en commentaire que vous voulez la prendre avant de commencer.

Les issues sur lesquelles quelqu’un travaille peut-être déjà sont listées en dernier. Tout trier par date

  • axi_stream_slave: check_axi_stream does not compare TDATA bits beyond the last whole byte
    Ouverte

    Difficulté 2/5 1-3 heures Accessibilité débutants 65/100

    VUnit/vunit#1238 ·

    Les mainteneurs répondent en général sous 1 jour

  • GHDL (gcc/llvm): the executable is relinked for every test
    Ouverte

    Difficulté 5/5 Plus d'une semaine Accessibilité débutants 35/100

    VUnit/vunit#1233 ·

    Les mainteneurs répondent en général sous 1 jour

  • Queue Copy() behaving undefined.
    Ouverte

    Difficulté 4/5 1-2 jours Accessibilité débutants 52/100

    VUnit/vunit#1217 ·

    Les mainteneurs répondent en général sous 1 jour

  • VLM ERROR VLM_0030: "Package "grlib.stdlib" must be recompiled because package "ieee.NUMERIC_STD" has changed. "~~\hdl\~.vhd" 21 11
    Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 32/100

    VUnit/vunit#1207 · 2 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • Removal of `idle_network` in 4.7 broke private COM networks
    Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 42/100

    VUnit/vunit#1199 · 1 commentaire ·

    Les mainteneurs répondent en général sous 1 jour

  • Multiple directories with same name
    Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 38/100

    VUnit/vunit#1197 ·

    Les mainteneurs répondent en général sous 1 jour

  • Vanted: Vendor libraries only in modelsim.ini if required
    Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 35/100

    VUnit/vunit#1193 ·

    Les mainteneurs répondent en général sous 1 jour

  • Question about adding vendor libraries
    Ouverte

    Difficulté 2/5 1-3 heures Accessibilité débutants 24/100

    VUnit/vunit#1192 ·

    Les mainteneurs répondent en général sous 1 jour

  • [BUG] -m (minimal) flag doesn't compile cross-library component-instantiated design units
    Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 45/100

    VUnit/vunit#1187 ·

    Les mainteneurs répondent en général sous 1 jour

  • Support for Blue Pearl Simulator
    Ouverte
    Simulator support

    Difficulté 5/5 Plus d'une semaine Accessibilité débutants 25/100

    VUnit/vunit#1186 · 1 commentaire ·

    Les mainteneurs répondent en général sous 1 jour

  • Erroneous cyclic dependency when using VHDL configurations
    Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 35/100

    VUnit/vunit#1183 · 5 commentaires · 1 réaction ·

    Les mainteneurs répondent en général sous 1 jour

  • Implement rivierapro/modelsim.init_files.after_run
    Ouverte

    Difficulté 3/5 1-2 jours Accessibilité débutants 46/100

    VUnit/vunit#1168 ·

    Les mainteneurs répondent en général sous 1 jour

  • Support .XCI files for modified IPs.
    Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 48/100

    VUnit/vunit#1165 ·

    Les mainteneurs répondent en général sous 1 jour

  • Compilation when --with-attributes returns empty test_list
    Ouverte
    Enhancement

    Difficulté 2/5 1-3 heures Accessibilité débutants 48/100

    VUnit/vunit#1157 · 2 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • GHDL not setting cwd correctly
    Ouverte

    Difficulté 2/5 1-3 heures Accessibilité débutants 45/100

    VUnit/vunit#1155 · 1 commentaire ·

    Les mainteneurs répondent en général sous 1 jour

  • Add exclude argument to VUnit cli
    Ouverte
    Enhancement

    Difficulté 3/5 1-2 jours Accessibilité débutants 48/100

    VUnit/vunit#1143 ·

    Les mainteneurs répondent en général sous 1 jour

  • Different behavior between GHDL/ModelSim and NVC for VHDL file access
    Ouverte
    Bug

    Difficulté 3/5 1-2 jours Accessibilité débutants 36/100

    VUnit/vunit#1131 · 1 commentaire ·

    Les mainteneurs répondent en général sous 1 jour

  • check_axi_stream not detecting errros in 5.0.0.dev6
    Ouverte
    Enhancement

    Difficulté 4/5 3-5 jours Accessibilité débutants 35/100

    VUnit/vunit#1127 · 4 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • [QUESTION] Why do component instantiations create dependencies on entity/module implementations?
    Ouverte
    Enhancement

    Difficulté 4/5 3-5 jours Accessibilité débutants 35/100

    VUnit/vunit#1126 · 1 commentaire ·

    Les mainteneurs répondent en général sous 1 jour

  • [FEATURE REQUEST] Improve timing report when `run_all_in_same_sim` is used
    Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 30/100

    VUnit/vunit#1125 · 4 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • [BUG] Simulation Discrepancy Between VUnit `v5.0.0-dev.4` and `v5.0.0-dev.5` with Intel's `altclklock` IP
    Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 30/100

    VUnit/vunit#1119 · 5 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • Parsing of VHDL configurations does not handle spaces
    Ouverte
    Enhancement

    Difficulté 3/5 1-2 jours Accessibilité débutants 46/100

    VUnit/vunit#1112 · 2 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • Add reset port to VC axi_lite_master.vhd
    Ouverte
    Enhancement

    Difficulté 2/5 1-3 heures Accessibilité débutants 48/100

    VUnit/vunit#1110 ·

    Les mainteneurs répondent en général sous 1 jour

  • Output the command that sends to the simulator
    Ouverte
    Enhancement

    Difficulté 3/5 1-2 jours Accessibilité débutants 53/100

    VUnit/vunit#1109 · 4 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • Wishbone master doesn't handle `wait_until_idle()` properly
    Ouverte

    Difficulté 1/5 1-3 heures Accessibilité débutants 35/100

    VUnit/vunit#1107 · 2 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • Limit which variables to dump to waveform file
    Ouverte

    Difficulté 5/5 Plus d'une semaine Accessibilité débutants 28/100

    VUnit/vunit#1103 ·

    Les mainteneurs répondent en général sous 1 jour

  • Verification Component Context missing axi_lite_master
    Ouverte

    Difficulté 1/5 Moins d'une heure Accessibilité débutants 35/100

    VUnit/vunit#1093 · 1 commentaire · 1 réaction ·

    Les mainteneurs répondent en général sous 1 jour

  • Add option "add_help=False" when creating an ArgumentParser object.
    Ouverte

    Difficulté 2/5 1-3 heures Accessibilité débutants 45/100

    VUnit/vunit#1083 · 2 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • Add support for feature complete external VHDL parser
    Ouverte
    Parsing

    Difficulté 5/5 Plus d'une semaine Accessibilité débutants 15/100

    VUnit/vunit#1080 ·

    Les mainteneurs répondent en général sous 1 jour

  • [BUG] Get wrong tcl on Python 3.10 or lator with Windows
    Ouverte

    Difficulté 2/5 1-3 heures Accessibilité débutants 35/100

    VUnit/vunit#1075 · 2 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • [Bug] Riviera-PRO component binding not working between libraries
    Peut-être à nouveau libre Une pull request pour cette issue a été fermée sans être fusionnée. Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 30/100

    VUnit/vunit#1073 · 33 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • ghdl Coverage : unknown command option '-fprofile-arcs'
    Ouverte

    Difficulté 3/5 1-2 jours Accessibilité débutants 38/100

    VUnit/vunit#1066 · 1 commentaire ·

    Les mainteneurs répondent en général sous 1 jour

  • Check code quality in a continuous way
    Ouverte

    Difficulté 3/5 1-2 jours Accessibilité débutants 15/100

    VUnit/vunit#1059 · 3 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • Doesn't work with the GHDL Snap package
    Ouverte

    Difficulté 3/5 1-2 jours Accessibilité débutants 45/100

    VUnit/vunit#1058 · 1 commentaire ·

    Les mainteneurs répondent en général sous 1 jour

  • [FEATURE] Print/save commands outputs/logs from (ModelSim/QuestaSim/Questa Base)
    Ouverte

    Difficulté 5/5 Plus d'une semaine Accessibilité débutants 25/100

    VUnit/vunit#1057 · 2 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • Runtime data input from Python to VHDL
    Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 25/100

    VUnit/vunit#1050 · 1 commentaire ·

    Les mainteneurs répondent en général sous 1 jour

  • OSVVM update
    Ouverte

    Difficulté 2/5 1-3 heures Accessibilité débutants 35/100

    VUnit/vunit#1046 · 9 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • [Feature] Make `check_equal` a generic procedure
    Ouverte
    Enhancement

    Difficulté 5/5 Plus d'une semaine Accessibilité débutants 25/100

    VUnit/vunit#1030 · 5 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • Unaligned access to AXI read slave yields incorrect data
    Ouverte

    Difficulté 3/5 1-2 jours Accessibilité débutants 30/100

    VUnit/vunit#1019 · 4 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • Is there a way to specify minimum cycles between stalls for AXI stream VC?
    Ouverte

    Difficulté 3/5 1-2 jours Accessibilité débutants 42/100

    VUnit/vunit#1013 · 1 commentaire ·

    Les mainteneurs répondent en général sous 1 jour

  • Question about "blocking" specifically around the bus_master VCI
    Ouverte

    Difficulté 3/5 1-2 jours Accessibilité débutants 25/100

    VUnit/vunit#1012 · 1 commentaire ·

    Les mainteneurs répondent en général sous 1 jour

  • Indexing order for 3D `integer_array_t` doesn't make sense
    Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 30/100

    VUnit/vunit#1011 ·

    Les mainteneurs répondent en général sous 1 jour

  • How to specify test case(s) to run after creating a VUnit instance?
    Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 30/100

    VUnit/vunit#1010 · 2 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • VUnit testcases fail if the testcase name contains a colon (SystemVerilog)
    Ouverte

    Difficulté 3/5 1-2 jours Accessibilité débutants 35/100

    VUnit/vunit#1009 · 2 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • VUnit testcases fail if the last character in a testcase name is a whitespace (VHDL)
    Ouverte
    Bug

    Difficulté 2/5 1-3 heures Accessibilité débutants 35/100

    VUnit/vunit#1008 ·

    Les mainteneurs répondent en général sous 1 jour

  • Force stop simulation
    Ouverte

    Difficulté 4/5 3-5 jours Accessibilité débutants 25/100

    VUnit/vunit#1006 · 4 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • Support for CI (reruns) with waveform output
    Ouverte
    CI Enhancement Question Tool: Surfer

    Difficulté 5/5 Plus d'une semaine Accessibilité débutants 20/100

    VUnit/vunit#1003 · 5 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • Feature Request: real_array_t similar to integer_array_t
    Ouverte
    Builtins Enhancement

    Difficulté 5/5 Plus d'une semaine Accessibilité débutants 25/100

    VUnit/vunit#999 · 3 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

  • GHDL wrong path for stimuli
    Ouverte

    Difficulté 3/5 1-2 jours Accessibilité débutants 35/100

    VUnit/vunit#988 ·

    Les mainteneurs répondent en général sous 1 jour

  • Providing unit test results in Sphinx documentation
    Ouverte

    Difficulté 2/5 1-3 heures Accessibilité débutants 15/100

    VUnit/vunit#985 · 5 commentaires ·

    Les mainteneurs répondent en général sous 1 jour

Affichage des 100 plus récents

Cette page ne liste que les entrées les plus récentes. Le filtre avancé contient l'inventaire complet, affiné par langage, difficulté et durée.

Ouvrir le filtre avancé

Recevez les nouvelles issues par e-mail

Un résumé court des issues GitHub adaptées aux débutants.