rust-embedded/riscv

Ver en GitHub

Low level access to RISC-V processors

Estrellas: 1.1k
Forks: 200
Issues abiertos para principiantes: 0
Issues indexados: 16
Merge medio: 11 d 2 h
PR fusionados (30 d): 2

Lenguaje dominante: Rust
Licencia: Apache-2.0
Último push a GitHub: 19/9/2026
Última indexación: 19/9/2026
Guía de contribución: Sin guía de contribución
Código de conducta: Código de conducta
Etiquetas para principiantes: help wanted

Para principiantes Todo

Abierto Todos

`riscv-peripheral`: Allow dynamic change of ACLINT's clock frequency Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 55/100

rust-embedded/riscv#420 · Abierto el 14/9/2026
`riscv`: support Sstc extension CSRs Abierto

Dificultad 3/5 1-2 días Aptitud para principiantes 58/100

rust-embedded/riscv#418 · Abierto el 7/9/2026
bare metal programs on RISC-V SoCs with heterogeneous harts Abierto

Dificultad 5/5 Más de una semana Aptitud para principiantes 42/100

rust-embedded/riscv#412 · 2 comentarios · Abierto el 6/8/2026
[Question] riscv-rt v-trap: two jumps to reach the interrupt handler? Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 42/100

rust-embedded/riscv#405 · 3 comentarios · Abierto el 27/7/2026
Immediate operand support for CSR instructions？ Abierto

Dificultad 3/5 1-2 días Aptitud para principiantes 45/100

rust-embedded/riscv#393 · 6 comentarios · Abierto el 6/4/2026
Port to Rust edition 2024 Abierto

Dificultad 2/5 1-3 horas Aptitud para principiantes 25/100

rust-embedded/riscv#298 · 1 comentario · Abierto el 12/6/2025
`riscv`: H-Mode and VS-Modes? Abierto

Dificultad 5/5 Más de una semana Aptitud para principiantes 30/100

rust-embedded/riscv#286 · 9 comentarios · Abierto el 15/5/2025
`riscv-rt`: example multicore.rs could cause HART to loop forever because of race condition Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

rust-embedded/riscv#272 · 4 comentarios · Abierto el 28/2/2025
`riscv`: Advanced Interrupt Architecture support Abierto

help wanted

Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

rust-embedded/riscv#226 · Abierto el 19/8/2024
`riscv`: Support more fence variants Abierto

Dificultad 5/5 Más de una semana Aptitud para principiantes 25/100

rust-embedded/riscv#193 · 1 comentario · Abierto el 14/3/2024
`riscv-rt`: Machine + Supervisor mixed executable Abierto

Dificultad 5/5 Más de una semana Aptitud para principiantes 20/100

rust-embedded/riscv#192 · 1 comentario · Abierto el 14/3/2024
`riscv-rt`: LLVM raises spurious errors in release mode for instructions of ISA extensions (e.g., M or E) Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

rust-embedded/riscv#175 · 5 comentarios · Abierto el 22/1/2024
`riscv-peripheral`: add standard peripherals Abierto

help wanted

Dificultad 3/5 1-2 días Aptitud para principiantes 35/100

rust-embedded/riscv#124 · 12 comentarios · Abierto el 20/2/2023
`riscv-rt`: Linker relocation issue (QEMU / OpenSBI) Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

rust-embedded/riscv#153 · 6 comentarios · 1 reacción · Abierto el 16/12/2022
`riscv-rt`: Using this as a library? Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 25/100

rust-embedded/riscv#154 · 8 comentarios · Abierto el 13/12/2022
`riscv`: Add missing CSR's Abierto

help wanted

Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

rust-embedded/riscv#1 · 3 comentarios · Abierto el 20/11/2017

rust-embedded/riscv

Recibe los nuevos issues en tu correo