[axi_riscv_atomics,dv] Add block-level DV or a waiver for V1

Abierto
#788 0 comentarios 0 reacciones 0 asignados Ver en GitHub

Los mantenedores suelen responder en 2 días

Nadie ha tomado este issue todavía.

Evaluación

Dificultad
5/5
Tiempo estimado
Más de una semana
Aptitud para principiantes
35/100
Tipo de issue
Nueva funcionalidad
Claridad
Necesita aclaración
Estado de actividad
Activo
Área
testing

Línea de trabajo

Start by reading doc/proj/stages.md and checking the axi_riscv_atomics_wrap block and existing chip-level UVM tests. The issue asks the project to choose between adding block-level DV and granting a waiver backed by chip-level tests; isa_atomics is built but not run in the UVM TB. Done means recording and implementing one of those approaches, with the required test coverage or waiver documented.

Escrito por el modelo de indexación a partir del texto del issue.

Descripción

axi_riscv_atomics_wrap sits on the DRAM path but has no row in doc/proj/stages.md and no DV.
Decide between block-level DV and a waiver backed by chip-level tests (isa_atomics is built but not run in the UVM TB).

Lenguaje dominante
SystemVerilog
Estrellas
45
Forks
22
Merge medio
2 d 4 h
PR fusionados (30 d)
9

Preparar el entorno

Este proyecto no incluye contenedor de desarrollo, Dockerfile ni guía de contribución, así que la configuración corre por tu cuenta: empieza por su README y consulta nuestra guía para la primera contribución para los pasos generales.

Primeros pasos

  1. Lee el issue completo y luego la guía de contribución del proyecto.
  2. Comenta en el issue que vas a ocuparte — evita que dos personas hagan lo mismo.
  3. Haz un fork del repositorio y trabaja en una rama.
  4. Abre un pull request que haga referencia al número del issue.

Más de lowRISC/mocha

Todos los issues de lowRISC/mocha

Issues similares

Más issues de Testing & QA

Recibe los nuevos issues en tu correo

Un resumen breve de issues de GitHub para principiantes.