lowRISC/ethernet
Ver en GitHubOpen-source memory-mapped Ethernet MAC for FPGA with RGMII interface
- Estrellas
- 23
- Forks
- 12
- Issues abiertos para principiantes
- 0
- Issues indexados
- 10
- Lenguaje dominante
- SystemVerilog
- Licencia
- Sin datos de licencia
- Último push a GitHub
- 27/7/2026
- Última indexación
- 19/9/2026
- Guía de contribución
- Sin guía de contribución
- Código de conducta
- Sin código de conducta
- Etiquetas para principiantes
- Sin etiquetas para principiantes indexadas
- Métricas de merge de PR
- Sin PR fusionados en 30 d
-
Dificultad 5/5 Más de una semana Aptitud para principiantes 30/100
-
Dificultad 4/5 3-5 días Aptitud para principiantes 35/100
-
Dificultad 4/5 3-5 días Aptitud para principiantes 48/100
-
Dificultad 4/5 3-5 días Aptitud para principiantes 48/100
-
Dificultad 5/5 Más de una semana Aptitud para principiantes 35/100
-
Dificultad 5/5 Más de una semana Aptitud para principiantes 35/100
-
Dificultad 3/5 1-2 días Aptitud para principiantes 58/100
-
TX/RX FSMs need refactoring Abierto
Dificultad 4/5 3-5 días Aptitud para principiantes 48/100
-
software/programming descriptio Abierto
Dificultad 4/5 3-5 días Aptitud para principiantes 35/100
-
Dual port memories utilization Abierto
Dificultad 5/5 Más de una semana Aptitud para principiantes 25/100