Xilinx/SLASH

Ver en GitHub

A research shell for Alveo V80

Estrellas: 46
Forks: 21
Issues abiertos para principiantes: 1
Issues indexados: 30
Merge medio: 3 d 10 h
PR fusionados (30 d): 11

Lenguaje dominante: Tcl
Licencia: Sin datos de licencia
Último push a GitHub: 16/8/2026
Última indexación: 20/9/2026
Guía de contribución: Guía de contribución
Código de conducta: Sin código de conducta
Etiquetas para principiantes: good first issue

Para principiantes Todo

Abierto Todos

V80 SLASH shell silently drops host `s_axi_control` writes to offsets `0x40–0xBF` Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 45/100

Xilinx/SLASH#226 · Abierto el 24/9/2026
[examples][V80] Timing closure fails in 3 of 6 examples; 00_axilite accuracy check too strict Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

Xilinx/SLASH#225 · 1 comentario · Abierto el 23/9/2026
Exception: Internal error in vrtd daemon or local libvrtd Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

Xilinx/SLASH#222 · 2 comentarios · 1 asignado · Abierto el 18/9/2026
The link is up and RX sees the packet, but the received packet is not counted as a good packet. Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 38/100

Xilinx/SLASH#220 · 4 comentarios · Abierto el 11/9/2026
VRTD internal error on DCMAC example Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 35/100

Xilinx/SLASH#218 · 4 comentarios · Abierto el 8/9/2026
[V80][service shell] `06_dcmac` stalls while programming the service-layer PDI and leaves the board requiring reset Abierto

Dificultad 5/5 Más de una semana Aptitud para principiantes 35/100

Xilinx/SLASH#214 · 9 comentarios · Abierto el 3/9/2026
Compute shell leaves vNOC memory ingress unpinned (empty CONFIG.PHYSICAL_LOC), anchoring user memory off-die from HBM — costs ~20 MHz Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 55/100

Xilinx/SLASH#212 · Abierto el 3/9/2026
Enhancement: better location for temporary files instead of "/home/user/.cache/SLASH/vrt" Abierto

good first issue

Dificultad 4/5 3-5 días Aptitud para principiantes 48/100

Xilinx/SLASH#211 · Abierto el 2/9/2026
Not able to writing static shell to v80 Abierto

Xilinx/SLASH#194 · 9 comentarios · 1 asignado · Abierto el 20/8/2026
Migrate to AMR Abierto

Dificultad 5/5 Más de una semana Aptitud para principiantes 25/100

Xilinx/SLASH#184 · Abierto el 14/8/2026
RP1 firmware builds twice Abierto

Xilinx/SLASH#183 · 1 asignado · Abierto el 14/8/2026
Executing tracing capability Abierto

Xilinx/SLASH#163 · 1 asignado · Abierto el 16/7/2026
Enable slave bridge on CPM5 Abierto

Xilinx/SLASH#155 · 1 asignado · Abierto el 14/7/2026
Move HBM CDC out of user DFX region Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 38/100

Xilinx/SLASH#151 · Abierto el 10/7/2026
DCMAC block enablement not respected in `service_layer.tcl` Abierto

Dificultad 2/5 1-3 horas Aptitud para principiantes 74/100

Xilinx/SLASH#149 · 1 comentario · Abierto el 8/7/2026
HBM Timing Violations on every sp=HBM design Abierto

Xilinx/SLASH#132 · 2 comentarios · 1 asignado · Abierto el 16/6/2026
Optionally insert performance monitors into the user logic design Abierto

Xilinx/SLASH#107 · 1 asignado · Abierto el 9/6/2026
Explicit API support for output registers in VRT Abierto

Dificultad 5/5 Más de una semana Aptitud para principiantes 35/100

Xilinx/SLASH#105 · 1 reacción · Abierto el 4/6/2026
IOCTL command numbers encode struct size, defeating ABI versioning Abierto

Dificultad 5/5 Más de una semana Aptitud para principiantes 35/100

Xilinx/SLASH#84 · Abierto el 15/5/2026
Make slashkit publishable on PyPI Abierto

Xilinx/SLASH#78 · 1 comentario · 1 asignado · Abierto el 7/5/2026
VRT hangs indefinitely when the emulation/simulation server crashes Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 48/100

Xilinx/SLASH#71 · Abierto el 28/4/2026
Give SLASH-specific IDs to PCIe PF1 and PF2 Abierto

Xilinx/SLASH#54 · 1 asignado · Abierto el 2/4/2026
06_dcmac receive code Abierto

Xilinx/SLASH#41 · 20 comentarios · 1 asignado · Abierto el 20/10/2025
QDMA mastering from FPGA Abierto

Xilinx/SLASH#22 · 5 comentarios · 1 asignado · Abierto el 20/5/2025
Dataflow graph export from linker Abierto

Dificultad 5/5 Más de una semana Aptitud para principiantes 35/100

Xilinx/SLASH#19 · Abierto el 16/5/2025
Simulation/Emulation for networked user designs Abierto

Xilinx/SLASH#14 · 1 comentario · 1 asignado · Abierto el 14/5/2025
Add network ports 1 and 3 Abierto

Xilinx/SLASH#10 · 1 asignado · Abierto el 14/5/2025
Fine grained clock domains Abierto

Dificultad 5/5 Más de una semana Aptitud para principiantes 25/100

Xilinx/SLASH#7 · Abierto el 14/5/2025
AXI Firewalls Abierto

Xilinx/SLASH#5 · 1 comentario · 1 asignado · Abierto el 14/5/2025

Xilinx/SLASH

Recibe los nuevos issues en tu correo