Repository Issues

mcquerol/direct-digital-frequency-synthesis-systemverilog

SystemVerilog DDFS project on FPGA. Includes LUT design and sine wave generation.

Auf GitHub ansehen
Stars
 (2 Sterne)
Forks
 (0 Forks)
Indexierte Issues
 (1 indexiertes Issue)
offene Einsteiger-Issues
 (1 offenes Einsteiger-Issue)
Zuletzt indexiert
20.08.2026
Letzter GitHub Push
18.12.2024
Lizenz
MIT License
Contributing Guide
Kein Contributing Guide
Code of Conduct
Kein Code of Conduct
Hauptsprache
SystemVerilog
PR-Merge-Metriken
 (Keine gemergten PRs in 30 T)
Einsteiger-Labels
good first issue

Issues

1 offenes indexiertes Issue