llvm/llvm-project

[AArch64] Add SimplifyDemandedVectorEltsForTargetNode support for AArch64ISD::DUPLANE nodes

开放

#87,497 创建于 2024年4月3日

在 GitHub 查看贡献者指南
 (13 条评论) (0 个反应) (1 位负责人)C++ (10,782 个派生)batch import
backend:AArch64good first issue

仓库指标

星标
 (26,378 个星标)
PR 合并指标
 (平均合并 1天 2小时) (30 天内合并 1,000 个 PR)

描述

Noticed on #86284 - aarch64 is missing SimplifyDemandedVectorElts handling to/from AArch64ISD::DUPLANE nodes

  • Extend performDUPCombine to call SimplifyDemandedVectorElts from AArch64ISD::DUPLANE nodes as we only demand that one lane element.
  • Add AArch64TargetLowering::SimplifyDemandedVectorEltsForTargetNode to handle AArch64ISD::DUPLANE nodes (and AArch64ISD::DUP?) - if we only demand the dup lane index we might be able to remove the node entirely.
  • The hadd-combine.ll tests might be enough, but we could require some additional test coverage.

贡献者指南

研究方向
检查 AArch64ISelLowering.cpp 中现有的 performDUPCombine 函数，并理解其他目标如何实现 SimplifyDemandedVectorElts。然后逐步实现更改：首先扩展 performDUPCombine 以调用 SimplifyDemandedVectorElts，然后添加目标特定的回调，最后使用 hadd combine.ll 测试进行验证。重点关注 DUPLANE 节点如何仅需求一个通道元素，以及如果只需求该通道时如何移除整个节点。
技术栈
cpp
领域
backend
议题类型
功能
难度面向新贡献者的预计实现难度，1 表示很小改动，5 表示专家级工作。
3
预计时间有经验贡献者完成调查、实现、测试并准备 pull request 的粗略时间范围。
3-5 天
活动状态议题当前的可参与程度：新鲜、活跃、陈旧、阻塞或等待维护者输入。
活跃
清晰度议题是否清楚说明期望改动、验收标准和下一步。
清晰
前置要求
GitC++
新手友好度1-100 的估计分数，表示该议题对首次贡献者的友好程度。
40