mcquerol/direct-digital-frequency-synthesis-systemverilog

create README.md

Ouverte

#1 ouverte le 11 mars 2025

Voir sur GitHub
 (0 commentaire) (0 réaction) (1 personne assignée)SystemVerilog (0 fork)auto 404
documentationgood first issue

Métriques du dépôt

Stars
 (2 étoiles)
Métriques de merge PR
 (Aucune PR mergée en 30 j)

Description

use the template to create a readme about this and explain what it's about

Guide contributeur

Direction de recherche
Utilisez le modèle fourni pour créer un fichier README.md décrivant le projet et son objectif.
Stack technique
Aucun
Domaine
documentation
Type d'issue
Documentation
DifficultéDifficulté estimée pour un nouveau contributeur, de 1 pour un très petit changement à 5 pour un travail expert.
1
Temps estiméFourchette de temps approximative pour investiguer, implémenter, tester et préparer une pull request.
Moins d'une heure
Statut d'activitéDisponibilité apparente de l'issue : fraîche, active, ancienne, bloquée ou en attente d'un mainteneur.
Récente
ClartéClarté avec laquelle l'issue explique le changement attendu, les critères d'acceptation et la prochaine étape.
Claire
Prérequis
Git
Accessibilité débutantScore de 1 à 100 estimant l'accessibilité de cette issue pour un premier contributeur.
95